一、Frontline推出用于PCB制造的整合工程套件（论文文献综述）
张游招[1]（2021）在《SY软件公司产品研发管理问题与对策研究》文中研究表明软件服务业作为高新技术产业的重要组成部分,它推动了当前国内经济和社会高速发展。科技高速创新发展,技术迭代频繁,2020年“华为手机芯片”被卡脖子事件,再次证明了,我国核心科技需要迎头攻坚,勇于创新。只有切实提升企业自主科技创新能力,才能引领行业发展,企业才会拥有自主的有竞争力的产品。而完善我国的科技创新体系,需要健全基础研究,应用研究,再到技术研发产业化的全链条的布局,这需要社会各行各业科技企业拥抱科技发展重要因素,积极跟随新兴技术路线,坚持产品研发投入,创新企业产品,为企业持续发展提供强有力保障,研发投入是企业成本重要支出,研发周期和研发效率是评价研发管理过程的关键指标,这其中产品研发过程的管理是众多企业高度聚焦的问题所在。因此,解决企业产品研发管理过程问题,增强企业产品竞争力水平,实现企业的可持续发展,建立和优化企业产品研发管理过程问题,是本次论文研究的核心目的。本论文以SY软件公司产品研发管理过程为研究对象,对SY软件公司研发管理过程的现状进行调查分析,归类调查问题找到研发管理过程存在的主要问题,分析问题现象和产生问题的主要原因,结合集成产品开发IPD理论,深入分析研究问题的优化对策,落实优化方案实施保障,实现产品研发管理内在提升目标。全文对比研发管理阶段发展历程,分析各种研发管理理论:门径管理系统理论、能力成熟度模型、产品及周期优化的优点和特长,结合SY软件公司的企业发展阶段和实际情况,选择制定研发以集成产品开发IPD理论模型为研究框架,从产品研发的整个生命周期出发,进行问题的对标定位,找寻解决发最佳实践,并形成SY软件公司符合实际情况的解决优化方案。笔者借助企业内部战略变革调研机会,参与了企业部门对研发管理的调查,收集了各个部门对研发管理领域存在60多项意见、问题和诉求,基于改善企业研发效率,提升企业研发转化率为基本目标,对调查问卷问题进行归类整理,问题主要表现在产品功能缺乏竞争力,研发立项不科学,产品研发周期长,项目沟通效率低,研发技术与知识复用率低五个方面。通过对企业研发体系的现状深入了解,也补充收集企业研发过程项目历史数据,借助查阅大量国内外同行的优秀文献,和汲取行业专家的宝贵经验,理解透SY软件公司的实际产品研发管理要求,借鉴同行的实战经验,综合分析发现,产品需求管理不全面,立项机制决策不重视,研发流程设计不合理,沟通管理定义不清晰,知识数据孤立,缺少先进管理技术这五个方面是SY软件公司研发管理问题产生的核心原因。按照集成产品开发IPD理论,进而提出一一对应优化对策,通过优化,建立产品市场需求管理过程、研发立项流程、核心研发流程梳理及研发问题升级流程,项目沟通过流程,知识管理流程,解决SY软件公司研发管理过程存在的问题,强化沟通管理流程和知识复用制度,控制产品变更,缩短产品研发周期,提升产品研发效率,节约企业研发成本,提升市场产品竞争力。满足企业持续健康发展的企业管理目标。本论文在研究与写作过程中,SY软件公司提供了强大实施优化保障,推动了部分优化对策在SY软件公司产品研发管理优化上落地实施,取得管理初步成效,明显改善了产品研发管理流程效率和研发成本。另外,研究需要根据企业的发展阶段特点调整,研发立项也需要更多的量化指标,知识管理工具需要更加便捷化。未来企业的持续优化需要继续改善。总体而言,本论文的研究也丰富了集成产品开发IPD模型应用于软件服务企业研发管理流程优化的行业研究案例。也希望能为国内科技企业的研发管理提供一些参考价值。帮助企业提升产品研发管理效率,改善企业产品竞争力,为企业持续运营做贡献。
王振宇[2]（2020）在《多通道同步数据采集系统设计》文中指出多通道同步数据采集设备主要应用在类似于空气动力学分析、人体生理电信号采集、机械状态监控、相控阵等这类大型测试任务中,任务的普遍特点在于要求较多通道并行采集、同时对于数据的同步性具有较高要求。针对现有数据采集设备通道数不足、同步性能较差的缺点,本文设计了一种并行测试通道多达224个、且具有较高同步性能的模块化数据采集系统。本文首先分析了同步性在并行数据采集任务中的重要意义,分析系统所需的各项性能指标;其次根据技术指标,提出了基于PXIe总线的模块化系统设计方案,并以此为基础,从硬件电路、固件逻辑、系统软件三个方面展开了对系统设计实现的论述。在硬件设计方面,首先从信号前端调理、测试数据的存储与传输等方面介绍了数据流路径的设计;其次根据对PXIe背板定时触发总线工作机制与原理的分析、时钟同步误差的来源与分配等方面详细介绍了时钟信号路径设计;最后对系统的电源管理路径进行了设计。在采集模块固件逻辑的设计上,采用自顶向下的设计方法,从TLP编解码逻辑、外部接口逻辑设计、自定义寄存器、以及多卡同步逻辑设计四个部分对固件逻辑的设计进行详细介绍。在系统软件的设计上,编写了针对不同功能类的设备驱动,并主要对中断处理与DMA中断的配置与工作过程进行了详细介绍;利用Qt编写了系统控制与数据显示的上位机软面板。通过搭建测试环境,本文最后对系统的采样精度、动态性能、时钟同步误差、以及相位差分辨精度这4项性能指标进行了测试。本文所设计的多通道同步数据采集系统可以支持最多224个通道并行采样,实验测试数据表明,校准后系统满量程绝对采样精度1‰,信纳比优于100d Bc,采样模块间采样时钟同步精度优于500ps,可分辨频率1k Hz、幅值10V正弦信号的最小相位差优于±0.050°,显着提升了此类测试设备的通道数目与同步性能。
张泽鑫[3]（2020）在《基于FPGA的水下ROV多业务高清视频光端机设计》文中提出针对现有水下ROV通信系统中光端机的业务接口种类及数量上的不足,提出并设计了本课题:基于FPGA的水下ROV多业务高清视频光端机。整个光端机系统分为两个部分:水下发送端和水面接收端,两者通过铠装光电复合缆相连接。水下发送端用于采集视频图像数据及RS232/485和以太网等多业务数据,经FPGA时分复用处理后,再通过SFP+光模块发送至光纤。水面接收端则为相反的过程,接收的数据经FPGA解复用处理后,恢复出视频图像数据及RS232/485和以太网等多业务数据。首先,阐述了使用到的相关技术原理,其中着重说明了3G-SDI接口、GTX高速串行收发器技术、64B/66B编码技术。其中GTX高速串行收发器是本设计中的重点,相关结构复杂、设置参数多,需要理解其运行原理。另外根据现有技术设计了两种方案,通过比较分析选择了FPGA内置收发器的方案。其次,设计分析了各个模块的硬件电路,包括FPGA电路、3G-SDI电路、模拟视频电路、RS232/485电路、以太网电路、时钟电路、SFP+光模块电路、DDR3电路以及电源电路。还详细介绍了PCB的设计过程,解释了PCB叠层结构及阻抗控制的方法,描述了DDR3的走线拓扑及PCB中等长约束设计。再次,着重介绍了FPGA逻辑代码实现的过程,特别是FPGA使用片内高速收发器发送和接收数据时的封装和解封装过程。发送端的数据封装是将采集的视频图像数据及RS232/485和以太网等多业务数据打包封装为64比特的并行数据,然后由GTX收发器发送。接收端的数据解封装是将GTX收发器接收到的64比特并行数据重新拆包,恢复出原始的视频图像数据及RS232/485和以太网等多业务数据。另外还详细介绍了在FPGA逻辑设计中两个重要的IP核:Aurora 64B/66B和SMPTE SD/HD/3G-SDI。最后,本文描述了系统各个模块的调试过程,包括硬件测试、3G-SDI发送模块测试、3G-SDI接收模块测试、高速串行链路测试。在各个模块测试正常后进行了系统联调,实现了2路3G-SDI信号、4路模拟视频、16路RS232/485数据以及1路千兆以太网数据的实时传输。
王美乐[4]（2019）在《LTE-A空口监测分析仪下行基带板卡的设计与实现》文中研究表明随着“十三五”发展规划的提出,国内智能制造业发展取得显着成效,以智能仪器仪表为代表的关键技术装备取得积极进展。相较于国外的空口监测仪等相关产品,本课题研制的LTE-A空口监测分析仪减少了设备的体积及功耗,推动了国内仪表行业的发展。在LTE-A空口监测分析仪中,基带板卡负责基带数据的接收与存储、完成下行L1层数据的处理并将数据传送至层二处理板。本文旨在设计并实现一款能够应用于LTE-A空口监测分析仪中的基带板卡,研究内容主要包括以下方面:1.分析板卡需求并提出总体设计架构。结合LTE-A特性、LTE-A空口监测分析仪功能、基带板卡与上下级板卡的通信过程,分析基带板卡功能需求、技术指标需求及硬件需求;基于需求分析,提出基带板卡的总体设计架构。2.计算基带板卡存储及总线能力并进行模块设计,重点对MIMO检测模块进行FPGA实现。计算LTE-A处理能力及I/O引脚需求,确定FPGA芯片选型;计算LTE-A基带板卡满足的存储及总线能力;重点设计MIMO检测模块,提出通过全流水的方式将矩阵分解和三角阵求逆两个独立模块结合起来,节省了中间过程因控制和存储造成的资源消耗;利用XPE估计FPGA整体功耗,避免因FPGA功耗过大导致板卡损坏。3.结合信号完整性理论,对基带板卡进行PCB设计。设计基带板卡层叠结构并结合Polar Si9000软件计算各信号层线宽;考虑各器件物理位置以及高低频元器件分布等因素,设计基带板卡布局;结合信号完整性中的反射、串扰、SSN、EMC、PI等问题,设计板卡各层布线,并完成电源平面分割。基带板卡的各模块功能及稳定性测试表明,电源模块与晶振检测模块、PCIE通信模块、SD卡功能模块、DDR3存储模块以及MSATA读写模块均测试通过;在稳定性测试中,验证了在常温和55℃下基带板卡能够持续稳定工作。基带板卡的设计与实现,推动了LTE-A空口监测分析仪的研制进程。
吕达[5]（2019）在《具有USB重定向和智能分析功能的KVM系统研究》文中指出KVM（Keyboard Video Mouse）技术可以支持一个或多个用户同时对连接于KVM系统的多台远程被控计算机进行管理,实现用一套键盘、显示器、鼠标设备同时访问和操作多台被控机的功能。尽管市场上KVM产品种类繁多,但是对于一些特定化的应用场景,鲜有产品能够提供比较完善的功能以满足多种应用需求,其中比较关键的功能是对视频画面内容进行实时智能分析和对HID类及大容量存储类USB设备实现重定向。目前国内对于该类型的KVM系统的研究也相对欠缺。为此,本文研究并设计了一套具有USB重定向和智能分析功能的KVM系统。本文主要工作包括:首先,对USB重定向方案和智能分析方法进行论证,提出嵌入式端编码板+PC端解码器系统架构以及FPGA+Hi3519嵌入式端编码板架构。其次,设计了嵌入式端编码板硬件平台。随后,建立训练和测试数据集对基于神经网络的智能分析算法的可行性进行验证,并获取最优效果下权重矩阵。之后,设计FPGA逻辑架构以及各功能模块,使其实现HDMI/DVI接收和发送器配置、视频接口时序适配、智能分析等功能,并对FPGA逻辑设计进行行为仿真和时序仿真。最后,基于海思mpp编程框架设计了音视频编码程序,基于KVM通信协议设计了服务器程序,基于STM32 USB驱动设计了USB重定向程序,运用数据结构管理和多线程同步技术实现音视频编码传输以及USB重定向。搭建测试平台对本文KVM系统功能和性能进行测试,实验测试结果表明:平均视频延时130ms、音频延时70ms,U盘重定向典型速率为42.4KByte/s,智能分析图像识别率为0.72。本文研究的KVM系统的智能分析功能能够大规模节约人力资源、提高突发状况处理效率;USB重定向功能改变了远程被控计算机与本地U盘设备之间不便进行数据交互的局面。本文的研究结果对于研制多功能KVM系统具有一定的参考价值。
宋亚杰[6]（2019）在《基于PXIe的软X射线相机多通道数据采集系统设计》文中认为为了解决石油、天然气、煤炭等能源日益减少问题,国内外科学家在可控热核聚变领域进行了数十年的深入研究,设计了ITER（International Thermonuclear Experimental Reactor,国际热核实验反应堆）。其目的是建造一个可受控点火和自持燃烧的大型托卡马克装置,使其发生核聚变而产生巨大的能量,为商业示范堆的建造和应用奠定基础。为了研究核聚变反中的等离子体不稳定性状态、锯齿特性、杂质辐射等物理过程,同时为等离子体控制提供参考数据,在ITER装置的12号窗口安装了软X射线相机,用来探测等离子体径向方向的软X射线辐射分布,其中能量范围为1 keV10 keV。软X射线相机主要由探测器、前置放大器、中继放大器、数据采集以及CODAC（Control,Data Access and Communication,控制、数据访问和通信）中央控制系统等组成,探测器将软X射线光信号转换为10 nA10μA的电流信号,经过前置放大、中继放大、信号调理,由数据采集模块完成信号接收,此时的信号电压幅度值可以达到-10 V10 V。软X射线具有信号幅度动态范围宽、易受电磁场干扰等特点,需要多通道阵列并行处理,本文提出了基于PXIe（PCI Express eXtensions for Instrumentation,PCIe在仪器领域的扩展）的软X射线相机多通道数据采集系统。为实现PXIe的高速传输特性,系统采用Xilinx公司的FPGA（Field-Programmable Gate Array,现场可编程门阵列）芯片Kintex-7-325T-900-2作为主控制器。在硬件电路结构上,通过信号调理电路实现模拟信号的多级处理,由5 MSPS（Million Samples per Second,每秒百万次采样）采样率16位串行ADC（Analog-to-Digital Convert,模数转换器）芯片LTC2325完成模数转换,对FPGA进行开发,实现了数字信号的存储、串并转换及PXIe总线传输。基于LabVIEW的上位机软件实现了计算机与多通道数据采集系统的数据通信,完成了系统的功能验证。本文讨论了系统的软硬件组成和PXIe总线传输原理,实现了多通道软X射线相机数据处理和传输。实验结果表明,该系统可实现正常数据采集的信号频率范围为01 MHz,其分辨率可以达到0.122 mV。
许虎[7]（2017）在《基于SoCKit C5S的流式细胞仪嵌入式系统研究》文中研究说明流式细胞仪（FCM）是一种对细胞进行定量分析和分选的高科技仪器,是科学研究的必备工具之一。本文设计了一种基于SoCKit C5S开发板的流式细胞仪嵌入式系统,其主控核心采用新一代ARM+FPGA片上系统（SoC）芯片Altera Cyclone V SoC FPGA。具体内容如下:1、明确课题来源与研究内容。在本课题组设计的流式细胞仪结构的基础上,完成软硬件平台的搭建,进一步完善设备。研究内容主要涉及器件选型、硬件电路设计、Altrera SoC FPGA软硬件协同设计、实验环境搭建和功能测试。2、方案设计与实现（1）确定设计方案。硬件电路以核心板与功能模块相结合的方式来实现,核心板采用ARROW SoCKit C5S开发板;功能模块主要有散射光采集模块、液路控制模块以及AD转换模块。软硬件协同设计依照ARROW SoCKit C5S开发流程来完成。（2）硬件电路设计与实现。构建电路总体结构,根据采集信号与控制信号的速度特点,将这些信号划分为高速信号与中低速信号。通过高速HSMC接口与中低速LTC接口实现功能模块与ARROW SoCKit C5S通信。设计了各模块子电路及原理图,展示了PCB版图及电路板。（3）Altera SoC FPGA软硬件协同设计与实现。利用Quartus Ⅱ集成开发环境和Altera SoC EDS嵌入式开发套件,来实现流式细胞仪嵌入式系统的软硬件协同设计,主要完成了HPS配置、系统IP选择、Qsys系统生成、软硬件交互文件生成以及Linux操作系统移植。（4）实验环境搭建及功能测试。通过搭建流式细胞仪结构和流式细胞仪嵌入式系统软硬件平台来构建基本实验环境。然后,设计实验方法并根据测试内容选择实验工具,完成了对流式细胞仪部分功能的测试,包括:蠕动泵驱动电机PWM测试、液压实时监控及报警测试、聚焦流实验及光路信号实时采集与保存。
程艺[8]（2021）在《CAFe机器保护系统关键技术研究》文中进行了进一步梳理在当前能源需求日益增长和环境污染问题备受关注的背景下,大力发展实用的洁净能源技术非常重要。核能具有可持续发展的潜力,能长期满足将来的洁净能源需求。作为洁净核能技术之一,加速器驱动次临界（ADS,Accelerator Driven Sub-critical System）系统可在核能应用中承担多项任务,包括将放射性废料中长寿命高放射性核素嬗变成为短寿命放射性核素或者稳定的同位素,用于发电和产生热量等。ADS系统包括高功率质子加速器、散裂靶和次临界反应堆。为了解决高功率质子加速器中的关键技术,中国科学院近代物理研究所研制了一台超导质子直线加速器样机（CAFe,China ADS Front-end demo linac）。本论文研究CAFe加速器机器保护系统里的关键技术,并重点研究了下面三项关键技术:用于机器保护系统历史数据事故分析中的高精度时间戳技术、机器保护执行信号时序控制技术、机器保护系统控制器集成技术等。首先,在后事故分析过程中,软件系统可实现的故障事件的时间分辨率为毫秒量级,而CAFe加速器腔体频率为162.5 Mhz,束团时间结构为6 ns左右,束测系统中束流位置探测和束流损失探测的故障信号的时间分辨在微秒量级。若采用基于系统软件的时标技术,其时间分辨率不能为实验人员提供详细的事件过程数据,不能精准的还原故障场景及其故障事件的先后顺序。针对此问题,提出了为机器保护系统提供高精度时间戳的方法。本文采用基于White Rabbit系统中的TAI时钟和分布式时钟同步技术,实现了高精度时间戳的获取及显示,保证了故障发生时,各设备故障信号的时间标记,其时间戳精度为4 ns。其次,机器保护系统的实际运行过程中,对设备动作控制方法单一,不能灵活设置控制时序,存在设备被打坏的风险。如LEBT段的Chopper电源还没关闭,真空系统的真空阀或其他系统的相关插入式元件已插入,此时这些插入式元件存在被束流直接轰击的风险,严重时会被瞬间击穿,而造成真空破坏、腔体环境变差等问题。针对这一问题,提出了为设备增加时序控制的想法,通过将原有PLC硬件平台实现的部分时序控制功能转移到FPGA控制器中,实现了可实时在线调整时序关系的能力。经过实际测试,FPGA控制器可以实现对设备保护的触发信号延时可调,提高了系统的灵活性和安全性。最后,本论文研究了机器保护系统的控制器集成技术。通过研究机器保护系统中现有的FPGA控制器和PC机上现有的控制功能,提出了将IPC机上运行的软件控制功能集成在FPGA控制器内,并在其内部嵌入EPICS框架的策略,实现PV变量本地发布功能。这为机器保护系统实现前端控制器智能化迈出了坚定一步。论文针对高功率质子加速器运行过程中的关键技术问题,研究了高精度时间戳技术、时序控制技术和嵌入式控制器技术。设计实现的高精度时间戳系统可实现纳秒量级的设备故障信号发生时刻的标定,这为事故分析提供了可靠的数据和技术途径。基于FPGA控制器的事例触发延时模式,探索了可在线灵活修改设备控制时序的功能。嵌入式智能化前端控制器将FPGA板卡和工控机的功能进行整合,为智能化前端控制器的现场大规模分布式部署提供了技术方案。
蒋臻[9]（2021）在《8通道12位采集与存储模块设计》文中指出高速、高分辨率、多通道的采集系统对各领域的科研任务至关重要,被广泛应用在诸如地震检测、脉冲捕获、殉爆试验等场景中。鉴于高速高分辨率的多通道数据采集系统的重要性,本文着力于设计一款数据采集与存储模块,该模块具有8通道、12位分辨率和2.5GSPS采样率的主要性能指标。本文主要通过系统方案设计、硬件电路设计和现场可编程逻辑门阵列（FPGA）的逻辑设计三个方面来展现模块的设计内容。系统方案设计中,本文围绕模块的主要性能指标,结合市场上不同供应商的芯片特性,在性能和成本上权衡取舍,确定了模块的模数转换、控制与处理、深存储和时钟方案。硬件电路设计章节,首先从阻抗匹配和电平兼容性方面对模数转换器（ADC）、FPGA和DDR3存储器接口进行分析并完成相应电路设计,再根据锁相环相位噪声模型,完成片外环路滤波器的仿真分析和电路设计,最后为了满足模块各器件不同的电源需求,使用LDO（低压差线性稳压器）和开关电源构建了模块的电源电路。FPGA逻辑设计主要是对基于触发的系统采集流程进行分析,通过ADC数据接收模块、片内存储模块和深存储模块的设计,完成波形数据的采集和存储,并通过SRIO数据传输模块将波形数据向后端传输。对于使用了多片JESD204B接口的ADC的数据采集系统,传统的以确定性延迟为基础的同步方法不仅复杂度高,且仅能消除数据由发送器至接收器的传输时间差,对来自于ADC前端的诸如传输线不等长、模拟通道非一致性和时钟偏斜等原因形成通道间不同步还缺乏明确的解决方案。为此,本文创新性地提出一种基于时间戳的多通道数据同步和校正方法,该方法通过部署ADC的时间戳功能和调节时钟芯片的输出延迟,使得FPGA接收的各通道数据流开始于同一时刻,且任意两通道间延迟低于25ps;随后,介绍了一种控制信号时序调节方法,保证了多子模块波形数据存储和传输的同步;最后,针对JESD204B传输插入弹性缓冲器和时间戳功能引入动态延迟FIFO（先进先出存储器）所导致的触发点随机偏移的问题,提出了一种触发点偏移动态校正方法。通过对系统带宽、最高实时采样率、有效位数、同步精度和存储深度的测试和验证,证明了本文所设计的数据采集与存储模块符合指标要求,达到了本文的研究目标。
费玲[10]（2020）在《基于国产探测器的非制冷红外热成像机芯的硬件设计》文中研究表明目前,国内红外热成像研发技术不断成熟,对于热成像设备的需求在不同领域都有所增长。国内各大红外厂商已经实现多种规格国产红外探测器和红外热成像镜头的研制,红外热成像机芯仍然处于供不应求的状况,并且急需国产化产品替代进口机芯。因此,设计和开发一款基于国产探测器的非制冷红外热成像机芯成为了必要的技术储备。本文主要的工作重点是非制冷红外热成像机芯的硬件设计,基于高度集成的FPGA来实现主控及图像处理功能,降低设计复杂度和硬件成本。首先,本文分析了设计非制冷红外焦平面探测器的三个关键技术,并深入的学习了红外图像处理过程中用到的各种算法,为后续红外图像处理提供理论基础。针对提出的探测器性能指标和硬件技术指标,对国产红外探测器和FPGA芯片进行了选型;然后根据探测器电气特性及要求,分别论述了探测器供电,探测器输出信号AD转换,FPGA控制及视频编码,探测器TEC控制等的原理图及PCB设计方法。软件实现基于Spartan6片上逻辑资源,根据硬件电路功能分别论述了探测器的配置及驱动时序设计,模拟视频ADC采样量化设计,探测器工作点调整方法,红外图像处理及终端显示设计等。最后对设计的热成像机芯功能进行调试和成像测试,按照调试流程对探测器进行输入信号测试,参数配置以及工作点调整工作,对比测试验证图像处理效果,另外与某国外同参数产品的成像效果进行对比分析。本文设计的国产热成像机芯比进口机芯拥有更好的成像效果,更低的价格和更短的采购周期,实现了非制冷红外热成像机芯的国产化目标,摆脱了贸易被动的局面。
二、Frontline推出用于PCB制造的整合工程套件（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、Frontline推出用于PCB制造的整合工程套件（论文提纲范文）
（1）SY软件公司产品研发管理问题与对策研究（论文提纲范文）
| 摘要 |
| Abstract |
| 一、绪论 |
| (一)研究背景及意义 |
| 1.研究背景 |
| 2.研究意义 |
| (二)研究对象与方法 |
| 1.研究对象 |
| 2.研究方法 |
| (三)研究思路与框架 |
| 1.研究思路 |
| 2.研究框架 |
| 二、研发管理概念和理论基础 |
| (一)研发管理相关概念 |
| 1.研发管理的内涵 |
| 2.研发管理发展阶段 |
| (二)研发管理理论基础 |
| 1.常见研发管理理论 |
| 2.集成产品开发理论 |
| (三)文献综述 |
| 1.国外研究动态 |
| 2.国内研究动态 |
| 3.文献综述 |
| 三、SY软件公司研发管理现状和调查分析 |
| (一)行业趋势和公司概况 |
| 1.行业趋势 |
| 2.公司简介 |
| 3.公司组织架构 |
| 4.公司主要产品和服务 |
| 5.公司研发投入 |
| (二)SY软件公司产品研发管理现状 |
| 1.产品研发管理体系 |
| 2.产品研发组织架构 |
| 3.产品研发核心流程 |
| 4.产品研发项目管理 |
| 5.产品研发技术与知识管理 |
| (三)SY软件公司产品研发管理调查分析 |
| 1.研发管理调研流程 |
| 2.调研原始问题描述 |
| 3.调查数据统计分析 |
| 四、SY软件公司研发管理问题和原因分析 |
| (一)SY软件公司产品研发管理主要问题 |
| 1.产品功能缺乏竞争力 |
| 2.研发立项不科学 |
| 3.产品研发周期长 |
| 4.项目沟通效率低 |
| 5.研发技术与知识复用率低 |
| (二)SY软件公司产品研发管理原因分析 |
| 1.产品需求管理不全面 |
| 2.立项机制决策不重视 |
| 3.研发流程设计不合理 |
| 4.沟通管理定义不清晰 |
| 5.知识数据孤立,缺少先进管理技术 |
| 五、SY软件公司研发管理问题的优化对策 |
| (一)整体设计 |
| 1.优化目标 |
| 2.优化原则 |
| (二)产品需求管理优化 |
| 1.产品需求收集流程优化 |
| 2.产品需求分析流程优化 |
| 3.产品需求变更流程优化 |
| (三)产品立项管理优化 |
| 1.建立研发立项评估体系 |
| 2.强化研发投资评审机制 |
| 3.跟踪研发立项得分执行 |
| (四)产品研发流程的优化 |
| 1.产品研发流程体系 |
| 2.主要核心流程定义 |
| 3.问题争议机制优化 |
| (五)项目沟通管理优化 |
| 1.跨部门沟通管理流程 |
| 2.沟通管理监督和评价 |
| 3.问题沟通的升级机制 |
| (六)产品数据与知识管理优化 |
| 1.升级知识库管理系统 |
| 2.产品过程数据共享化 |
| 3.项目经验文档共享化 |
| 六、SY软件公司研发管理优化实施及评价 |
| (一)优化对策实施保障 |
| 1.实施一把手工程机制 |
| 2.制定详细的实施计划 |
| (二)实施效果初步评估 |
| 1.缩短研发周期,节约研发成本 |
| 2.赋能研发团队,提升研发效率 |
| 3.精准需求管理,保障产品竞争 |
| 七、结论与展望 |
| (一)本文结论 |
| (二)不足与展望 |
| 参考文献 |
| 附录 |
| 致谢 |
（2）多通道同步数据采集系统设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 课题背景及研究的目的和意义 |
| 1.2 国内外研究现状分析 |
| 1.2.1 基于时间的同步 |
| 1.2.2 基于信号的同步 |
| 1.2.3 国内外文献综述的简析 |
| 1.3 论文主要研究内容 |
| 1.4 本文结构 |
| 第2章 系统总体方案设计 |
| 2.1 系统需求分析 |
| 2.1.1 同步性指标分析 |
| 2.2 系统总体设计 |
| 2.2.1 硬件电路设计方案 |
| 2.2.2 固件逻辑设计方案 |
| 2.2.3 软件设计方案 |
| 2.3 本章小结 |
| 第3章 硬件电路设计 |
| 3.1 数据采集电路设计 |
| 3.1.1 前端调理电路设计 |
| 3.1.2 FPGA选型与PCIe高速接口设计 |
| 3.1.3 ADC外围电路设计 |
| 3.2 时钟相关电路设计 |
| 3.2.1 PXIe定时触发总线原理分析 |
| 3.2.2 时钟路径同步误差分析 |
| 3.2.3 时钟管理电路设计 |
| 3.2.4 定时触发总线接口电路设计 |
| 3.3 电源树路径设计 |
| 3.4 本章小结 |
| 第4章 固件逻辑设计 |
| 4.1 顶层逻辑设计 |
| 4.2 TLP编解码逻辑设计 |
| 4.2.1 TLP解码状态机设计 |
| 4.2.2 TLP编码状态机设计 |
| 4.3 低速板级通信接口逻辑设计 |
| 4.3.1 uWire协议接口逻辑设计 |
| 4.3.2 SPI协议接口逻辑设计 |
| 4.3.3 DOUT并行数据接口设计 |
| 4.4 自定义功能寄存器设计 |
| 4.5 多卡同步逻辑设计 |
| 4.5.1 多卡时钟同步 |
| 4.5.2 多卡触发同步 |
| 4.6 本章小结 |
| 第5章 软件设计及系统测试 |
| 5.1 系统软件设计 |
| 5.1.1 中断功能函数设计 |
| 5.1.2 DMA功能函数设计 |
| 5.1.3 应用程序设计 |
| 5.2 系统性能指标分析及测试 |
| 5.2.1 采样精度测试 |
| 5.2.2 信号与噪声失真比测试 |
| 5.2.3 时钟同步误差测试 |
| 5.2.4 相位差分辨精度测试 |
| 5.3 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及其它成果 |
| 致谢 |
（3）基于FPGA的水下ROV多业务高清视频光端机设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 课题研究背景与意义 |
| 1.2 国内外研究现状和发展趋势 |
| 1.3 课题主要研究内容和结构安排 |
| 1.4 本章小结 |
| 第2章 相关技术原理概述 |
| 2.1 3G-SDI接口 |
| 2.1.1 3G-SDI传输格式 |
| 2.1.2 3G-SDI编码方式 |
| 2.2 GTX高速串行收发器技术 |
| 2.3 64B/66B编码技术 |
| 2.4 本章小结 |
| 第3章 系统方案设计与分析 |
| 3.1 系统整体结构 |
| 3.2 系统方案对比分析 |
| 3.3 系统方案设计 |
| 3.4 FPGA选型 |
| 3.5 TISDI传输方案选型 |
| 3.6 本章小结 |
| 第4章 系统硬件设计与实现 |
| 4.1 FPGA电路 |
| 4.1.1 FPGA配置电路 |
| 4.1.2 FPGA JTAG电路 |
| 4.2 3G-SDI电路 |
| 4.2.1 3G-SDI均衡电路 |
| 4.2.2 3G-SDI驱动电路 |
| 4.3 模拟视频电路 |
| 4.4 RS232/485电路 |
| 4.5 以太网电路 |
| 4.6 时钟电路 |
| 4.7 SFP+光模块电路 |
| 4.8 DDR3电路 |
| 4.9 电源电路 |
| 4.10 PCB设计 |
| 4.10.1 PCB叠层结构设计 |
| 4.10.2 DDR3等长约束设计 |
| 4.10.3 PCB布线设计 |
| 4.11 本章小结 |
| 第5章 FPGA逻辑设计 |
| 5.1 Verilog HDL语言简介 |
| 5.2 集成开发环境介绍 |
| 5.3 GTX收发器结构介绍 |
| 5.4 Aurora64B/66B IP核设计 |
| 5.5 SMPTE SD/HD/3G-SDI IP核设计 |
| 5.6 逻辑设计实现及仿真 |
| 5.6.1 数据封装模块设计及仿真 |
| 5.6.2 数据解封装模块设计及仿真 |
| 5.7 本章小结 |
| 第6章 系统调试 |
| 6.1 硬件调试 |
| 6.2 3G-SDI发送模块测试 |
| 6.3 3G-SDI接收模块测试 |
| 6.4 高速串行链路测试 |
| 6.5 系统联调 |
| 6.5.1 3G-SDI视频数据测试 |
| 6.5.2 串口数据测试 |
| 6.5.3 以太网数据测试 |
| 6.6 本章小结 |
| 第7章 总结与展望 |
| 7.1 总结 |
| 7.2 展望 |
| 致谢 |
| 参考文献 |
| 附录 作者在读期间发表的学术论文及参加的科研项目 |
（4）LTE-A空口监测分析仪下行基带板卡的设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 注释表 |
| 第1章 绪论 |
| 1.1 LTE-A网络技术与发展趋势 |
| 1.2 LTE-A空口监测分析仪研究现状 |
| 1.3 基带板卡相关理论与技术 |
| 1.3.1 Xilinx Zynq?-7000 系列的演进 |
| 1.3.2 高速PCB板的基本理论 |
| 1.4 论文的研究内容 |
| 1.5 论文的结构安排 |
| 第2章 需求分析与架构设计 |
| 2.1 LTE-A空口监测分析仪整体架构 |
| 2.2 基带板卡需求分析 |
| 2.3 基带板卡架构设计 |
| 2.4 本章小结 |
| 第3章 LTE-A基带板卡的原理设计与分析 |
| 3.1 芯片选型 |
| 3.2 基带板卡存储能力分析 |
| 3.3 基带板卡总线能力分析 |
| 3.4 基带板卡模块设计 |
| 3.4.1 下行基带处理模块设计 |
| 3.4.2 基带板卡原理图设计 |
| 3.5 基带板卡功耗分析 |
| 3.6 本章小结 |
| 第4章 LTE-A基带板卡的PCB设计与分析 |
| 4.1 PCB设计平台与方案 |
| 4.1.1 Cadence Allegro平台 |
| 4.1.2 PCB板设计方案 |
| 4.2 层叠设计与阻抗分析 |
| 4.2.1 层叠设计 |
| 4.2.2 阻抗分析 |
| 4.3 布局与布线分析 |
| 4.3.1 布局分析 |
| 4.3.2 布线分析 |
| 4.3.3 电源平面分割 |
| 4.4 本章小结 |
| 第5章 LTE-A基带板卡的测试与验证 |
| 5.1 测试平台搭建 |
| 5.1.1 Vivado概述 |
| 5.1.2 准备工作 |
| 5.2 功能测试与验证 |
| 5.2.1 电源模块检测 |
| 5.2.2 晶振检测 |
| 5.2.3 PCIE通信测试 |
| 5.2.4 micro SD卡测试 |
| 5.2.5 DDR3 存储器测试 |
| 5.2.6 MSATA测试 |
| 5.3 稳定性测试 |
| 5.3.1 单板稳定性 |
| 5.3.2 整机稳定性 |
| 5.4 本章小结 |
| 第6章 总结与展望 |
| 6.1 论文工作总结 |
| 6.2 后续与展望 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间从事的科研工作及取得的成果 |
（5）具有USB重定向和智能分析功能的KVM系统研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 KVM国内外研究现状 |
| 1.3 KVM存在的不足 |
| 1.4 论文主要内容和章节安排 |
| 第二章 KVM系统架构设计 |
| 2.1 KVM系统需求分析 |
| 2.2 KVM系统方案论证 |
| 2.2.1 USB重定向方案论证 |
| 2.2.2 智能分析方法论证 |
| 2.2.3 KVM系统架构论证 |
| 2.3 本文KVM系统架构设计 |
| 2.4 本章小结 |
| 第三章 KVM编码板硬件平台设计 |
| 3.1 KVM编码板硬件平台总体设计 |
| 3.2 KVM编码板各组件详述 |
| 3.2.1 电源复位组件设计 |
| 3.2.2 HDMI/DVI接收和发送组件设计 |
| 3.2.3 FPGA组件设计 |
| 3.2.4 Hi3519 组件设计 |
| 3.2.5 USB重定向组件设计 |
| 3.3 视频转接板PCB设计 |
| 3.3.1 规则与约束设置 |
| 3.3.2 布局与布线 |
| 3.3.3 实物展示 |
| 3.4 本章小结 |
| 第四章 智能分析算法验证 |
| 4.1 智能分析算法验证流程 |
| 4.2 图像预处理 |
| 4.2.1 色彩空间变换 |
| 4.2.2 中值滤波 |
| 4.2.3 边缘检测 |
| 4.2.4 腐蚀与膨胀 |
| 4.3 神经网络 |
| 4.3.1 网络结构 |
| 4.3.2 信号传播 |
| 4.3.3 误差反向传播 |
| 4.3.4 权重更新 |
| 4.3.5 本文神经网络结构设计 |
| 4.4 算法验证程序设计 |
| 4.4.1 算法验证程序整体流程 |
| 4.4.2 BMP文件解析与生成程序 |
| 4.4.3 正态分布随机数生成程序 |
| 4.4.4 神经网络训练与预测程序 |
| 4.5 参数优化与效率评估 |
| 4.5.1 隐含层神经元数目优化 |
| 4.5.2 学习率和世代数优化 |
| 4.5.3 导出权重矩阵 |
| 4.5.4 程序执行效率评估 |
| 4.6 本章小结 |
| 第五章 KVM编码板FPGA逻辑设计 |
| 5.1 FPGA总体逻辑架构设计 |
| 5.2 部分模块设计 |
| 5.2.1 跨时钟域同步模块 |
| 5.2.2 多通道FIFO存储控制器 |
| 5.2.3 色彩空间变换模块 |
| 5.2.4 边缘检测模块 |
| 5.2.5 神经网络预测模块 |
| 5.3 行为仿真 |
| 5.4 时序仿真 |
| 5.5 本章小结 |
| 第六章 KVM编码板应用程序设计 |
| 6.1 KVM编码板应用程序总体设计 |
| 6.1.1 客户端数据结构 |
| 6.1.2 多线程同步机制 |
| 6.1.3 KVM编码板应用程序结构 |
| 6.2 Hi3519V101 平台编码程序 |
| 6.2.1 H.265 编码标准 |
| 6.2.2 海思mpp编程框架 |
| 6.2.3 编码相关数据结构与MPI |
| 6.2.4 编码程序流程详解 |
| 6.3 Hi3519V101 平台服务器程序 |
| 6.3.1 KVM通信协议 |
| 6.3.2 linux网络编程 |
| 6.3.3 服务器程序流程详解 |
| 6.4 STM32 平台USB重定向程序 |
| 6.5 本章小结 |
| 第七章 KVM系统测试 |
| 7.1 KVM系统测试环境 |
| 7.2 KVM系统性能测试 |
| 7.2.1 音视频延时测试 |
| 7.2.2 USB重定向测试 |
| 7.2.3 网络带宽测试 |
| 7.3 智能分析功能测试 |
| 7.4 本章小结 |
| 第八章 总结与展望 |
| 8.1 论文总结 |
| 8.2 工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（6）基于PXIe的软X射线相机多通道数据采集系统设计（论文提纲范文）
| 致谢 |
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 选题的背景与研究意义 |
| 1.2 国内外研究现状 |
| 1.3 论文创新点 |
| 1.4 论文内容安排 |
| 第二章 软X射线相机数据采集系统总体设计 |
| 2.1 软X射线相机 |
| 2.2 数据采集的控制 |
| 2.3 PXIe总线规范 |
| 2.4 数据采集流程 |
| 2.5 本章小结 |
| 第三章 多通道数据采集板硬件设计 |
| 3.1 信号调理电路设计 |
| 3.1.1 信号限幅电路 |
| 3.1.2 信号切换电路 |
| 3.1.3 信号放大电路 |
| 3.1.4 触发电路 |
| 3.2 ADC模数转换电路 |
| 3.2.1 ADC选型 |
| 3.2.2 ADC配置方案选择 |
| 3.3 FPGA控制方案及配置电路 |
| 3.3.1 Kintex-7-325T简介 |
| 3.3.2 FPGA配置电路设计 |
| 3.4 配置文件存储电路 |
| 3.5 看门狗定时器MAX6370 |
| 3.6 PXIe接口电路 |
| 3.6.1 PXIe连接器规范 |
| 3.6.2 NI机箱 |
| 3.7 电源电路设计 |
| 3.8 多通道数据采集板PCB设计 |
| 3.8.1 Altium Designer介绍 |
| 3.8.2 阻抗匹配及电感电容使用 |
| 3.8.3 PCB分层 |
| 3.8.4 多通道数据采集板布局布线 |
| 3.9 本章小结 |
| 第四章 多通道数据采集系统固件逻辑设计 |
| 4.1 Kintex-7 FPGA开发流程 |
| 4.2 数据存储与传输 |
| 4.3 本章小结 |
| 第五章 基于LabVIEW的上位机软件设计 |
| 5.1 LabVIEW介绍 |
| 5.2 上位机软件流程 |
| 5.3 本章小结 |
| 第六章 实验结果分析 |
| 6.1 信号调理电路幅频特性测试 |
| 6.2 FPGA采集的数字信号 |
| 6.3 输入信号在上位机中的回显波形 |
| 6.4 本章小结 |
| 第七章 总结与展望 |
| 7.1 全文总结 |
| 7.2 后续工作展望 |
| 参考文献 |
| 攻读硕士学位期间的学术活动及成果情况 |
（7）基于SoCKit C5S的流式细胞仪嵌入式系统研究（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 流式细胞仪概述 |
| 1.1.1 流式细胞仪研究背景与意义 |
| 1.1.2 流式细胞仪国内外研究现状 |
| 1.1.3 流式细胞仪的工作原理及基本结构 |
| 1.2 课题来源及研究内容 |
| 1.2.1 课题来源 |
| 1.2.2 研究内容 |
| 1.3 设计内容 |
| 1.4 论文内容安排 |
| 第2章 Altera SoC FPGA及其开发环境 |
| 2.1 基于 FPGA 的嵌入式系统 |
| 2.1.1 嵌入式系统 |
| 2.1.2 基于 FPGA 的嵌入式系统 |
| 2.2 Altera SoC FPGA |
| 2.3 Cyclone V SoC及其性能优势 |
| 2.3.1 Cyclone V SoC |
| 2.3.2 Cyclone V SoC性能优势 |
| 2.4 Cyclone V SoC内部结构 |
| 2.5 ARROW SoCKit C5S开发板 |
| 2.6 ARROW SoCKit C5S开发环境 |
| 2.6.1 Quartus Ⅱ13.0 集成开发环境 |
| 2.6.2 SoC EDS嵌入式开发套件 |
| 2.7 ARROW SoCKit C5S软硬件开发流程 |
| 2.8 本章小结 |
| 第3章 流式细胞仪硬件电路设计与实现 |
| 3.1 硬件电路总体结构 |
| 3.1.1 功能模块的划分 |
| 3.1.2 系统高速HSMC接口信号 |
| 3.1.3 系统中低速LTC接口信号 |
| 3.2 散射光采集模块设计 |
| 3.2.1 散射光采集传感器电路 |
| 3.2.2 散射光采集电压转换电路 |
| 3.2.3 散射光采集差分转换电路 |
| 3.2.4 散射光采集接插件接口电路 |
| 3.2.5 散射光采集模块PCB版图及电路板 |
| 3.3 液路控制模块设计 |
| 3.3.1 蠕动泵步进电机驱动电路 |
| 3.3.2 压差传感器采集电路 |
| 3.3.3 喂狗电路 |
| 3.3.4 风扇控制电路 |
| 3.3.5 液路控制模块电源电路 |
| 3.3.6 液路控制模块接口电路 |
| 3.3.7 液路控制模块接口电路 |
| 3.4 AD 转换模块设计 |
| 3.4.1 AD转换概述 |
| 3.4.2 散射 ADC 电路 |
| 3.4.3 荧光采样时钟电路 |
| 3.4.4 荧光ADC电路 |
| 3.4.5 控制接口电路 |
| 3.4.6 激光接口电路 |
| 3.4.7 HPS_LTC控制接口电路 |
| 3.4.8 HSMC接口电路 |
| 3.4.9 AD转换模块电源电路 |
| 3.4.10 AD转换模块PCB版图及电路板 |
| 3.5 本章小结 |
| 第4章 Altera SoC FPGA软硬件交互设计与实现 |
| 4.1 Altera SoC FPGA硬件系统设计 |
| 4.1.1 Altera SoC FPGA硬件系统设计流程 |
| 4.1.2 Qsys系统简述 |
| 4.1.3 硬核处理器HPS配置 |
| 4.1.4 系统IP核 |
| 4.1.5 Qsys系统生成 |
| 4.1.6 Quartus Ⅱ 编译及交互文件生成 |
| 4.2 Linux操作系统移植 |
| 4.2.1 preloader的生成 |
| 4.2.2 设备树 DTB 的生成 |
| 4.2.3 U-boot移植 |
| 4.2.4 Linux kernel移植 |
| 4.2.5 Linux根文件系统制作与移植 |
| 4.3 本章小结 |
| 第5章 实验环境搭建及功能测试 |
| 5.1 流式细胞仪结构搭建 |
| 5.1.1 鞘液系统结构搭建 |
| 5.1.2 前向散射及侧向 90°散射光路结构 |
| 5.1.3 荧光光路结构 |
| 5.1.4 激光整形光路结构 |
| 5.1.5 流式细胞仪总体结构 |
| 5.2 流式细胞仪软硬件搭建 |
| 5.2.1 流式细胞仪软硬件环境 |
| 5.2.2 ARROW SoCKit C5S开发板配置 |
| 5.2.3 硬件电路搭建 |
| 5.2.4 Linux操作系统运行 |
| 5.2.5 人机交互界面 |
| 5.2.6 流式细胞仪软硬件平台 |
| 5.3 流式细胞仪功能测试 |
| 5.3.1 鞘流系统功能测试 |
| 5.3.2 光路系统功能测试 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 工作总结 |
| 6.2 工作展望 |
| 参考文献 |
| 攻读学位期间的研究成果 |
| 致谢 |
（8）CAFe机器保护系统关键技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 引言 |
| 1.1 研究背景 |
| 1.2 机器保护系统 |
| 1.3 国内外机器保护系统现状 |
| 1.3.1 欧洲散裂中子源 |
| 1.3.2 费米实验室质子改进 |
| 1.3.3 高能同步辐射光源 |
| 1.3.4 注入器II机器保护系统 |
| 1.4 课题研究意义及内容 |
| 1.4.1 课题研究意义 |
| 1.4.2 论文研究内容 |
| 1.4.3 论文创新点 |
| 1.5 本章小结 |
| 第2章 高精度时间戳设计 |
| 2.1 需求分析 |
| 2.2 时间同步技术对比 |
| 2.3 White Rabbit技术 |
| 2.3.1 WR技术应用 |
| 2.3.2 WR应用的关键技术 |
| 2.4 基于WR的设计方案 |
| 2.4.1 硬件选型 |
| 2.4.2 Zynq简介及开发设计 |
| 2.4.3 程序设计及实现 |
| 2.5 本章小结 |
| 第3章 时序控制技术研究 |
| 3.1 背景需求 |
| 3.2 技术调研 |
| 3.3 事例同步设计 |
| 3.3.1 整体设计方案 |
| 3.3.2 事例处理流程设计 |
| 3.3.3 事例编码和TCP报文的定义 |
| 3.3.4 事例存储表的设计 |
| 3.3.5 创建WRPC |
| 3.3.6 事例界面设计 |
| 3.4 本章小节 |
| 第4章 控制模块集成化的搭建及实现 |
| 4.1 嵌入式技术在加速器领域的应用 |
| 4.2 前端控制模块的设计 |
| 4.3 构建开发环境 |
| 4.3.1 Linux系统搭建 |
| 4.3.2 EPICS环境的搭建 |
| 4.4 设备驱动模块 |
| 4.5 设备支持模块 |
| 4.6 事例模块开发及实现 |
| 4.7 网络设计及实现 |
| 4.7.1 硬件环境搭建 |
| 4.7.2 SDK模块实现 |
| 4.8 本章小结 |
| 第5章 系统测试 |
| 5.1 故障数据时间戳标定 |
| 5.2 MPS时序控制功能 |
| 5.2.1 动作事例码下发 |
| 5.2.2 故障响应测试 |
| 5.3 嵌入式控制器 |
| 5.3.1 网络通信功能测试 |
| 5.3.2 硬件资源消耗统计 |
| 5.4 本章小结 |
| 第6章 总结与展望 |
| 6.1 工作总结 |
| 6.2 展望 |
| 参考文献 |
| 缩写及其英文全称 |
| 致谢 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 |
（9）8通道12位采集与存储模块设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究意义 |
| 1.2 国内外研究现状 |
| 1.2.1 ADC发展现状 |
| 1.2.2 示波器发展现状 |
| 1.2.3 高速数据采集卡发展现状 |
| 1.3 本论文的主要贡献与创新 |
| 1.4 本论文的结构安排 |
| 第二章 系统方案设计 |
| 2.1 系统整体结构 |
| 2.2 模数转换方案 |
| 2.3 控制与处理方案 |
| 2.3.1 核心芯片对比 |
| 2.3.2 7 系列FPGA选型 |
| 2.4 深存储方案 |
| 2.5 时钟产生方案 |
| 2.5.1 双锁相环时钟产生器 |
| 2.5.2 时钟树结构 |
| 2.6 本章小结 |
| 第三章 采集模块硬件设计 |
| 3.1 ADC电路设计 |
| 3.1.1 ADC前端驱动电路设计 |
| 3.1.2 ADC外参考电路设计 |
| 3.1.3 ADC时钟输入电路设计 |
| 3.2 FPGA电路设计 |
| 3.3 配置接口 |
| 3.3.1 千兆收发器接口 |
| 3.3.2 DDR3 SDRAM 存储器接口 |
| 3.4 时钟电路设计 |
| 3.5 电源电路设计 |
| 3.6 本章小结 |
| 第四章 FPGA逻辑设计 |
| 4.1 ADC数据接收 |
| 4.1.1 JESD204B协议简介 |
| 4.1.2 数据接收模块设计 |
| 4.2 任意整数比例抽取模块 |
| 4.3 片内存储模块 |
| 4.4 深存储模块 |
| 4.5 SRIO数据传输 |
| 4.5.1 Rapid IO协议简介 |
| 4.5.2 Xilinx SRIO解决方案 |
| 4.5.3 SRIO传输模块设计 |
| 4.6 本章小结 |
| 第五章 基于时间戳的多通道同步和校正方法 |
| 5.1 多ADC时间戳同步 |
| 5.2 多通道时间戳校正 |
| 5.3 时钟同步、链路建立与时间戳的配置顺序 |
| 5.4 控制信号的时序调节 |
| 5.5 触发点偏移动态校正 |
| 5.6 本章小结 |
| 第六章 系统验证 |
| 6.1 系统带宽验证 |
| 6.2 系统最高实时采样率验证 |
| 6.3 有效位数验证 |
| 6.4 通道间同步验证 |
| 6.5 存储深度验证 |
| 6.6 本章小结 |
| 第七章 总结与展望 |
| 致谢 |
| 参考文献 |
（10）基于国产探测器的非制冷红外热成像机芯的硬件设计（论文提纲范文）
| 中文摘要 |
| ABSTRACT |
| 符号说明 |
| 第1章 绪论 |
| 1.1 论文研究的背景及意义 |
| 1.2 红外热成像技术国内外发展现状 |
| 1.3 论文的主要工作内容和创新点 |
| 第2章 红外热成像的关键技术 |
| 2.1 红外焦平面探测器 |
| 2.1.1 红外焦平面阵列技术 |
| 2.1.2 读出电路技术 |
| 2.1.3 真空封装技术 |
| 2.2 图像处理算法 |
| 2.2.1 非均匀性校正 |
| 2.2.2 盲元检测及补偿 |
| 2.2.3 图像滤波 |
| 2.2.4 直方图均衡化 |
| 2.2.5 图像增强 |
| 2.2.6 伪彩色着色 |
| 2.2.7 电子缩放 |
| 第3章 热成像机芯的硬件设计与实现 |
| 3.1 技术指标和要求 |
| 3.2 关键元器件选型 |
| 3.2.1 氧化钒非制冷红外焦平面探测器 |
| 3.2.2 FPGA主芯片选型 |
| 3.3 硬件设计总架构 |
| 3.4 探测器信号转接电路 |
| 3.4.1 探测器IO引脚定义 |
| 3.4.2 散热设计 |
| 3.4.3 探测器信号转接电路 |
| 3.5 信号调理电路 |
| 3.5.1 输出信号调理 |
| 3.5.2 探测器电源设计 |
| 3.6 FPGA控制及视频编码 |
| 3.6.1 FPGA bank组 |
| 3.6.2 DDR存储及FLASH存储部分 |
| 3.6.3 系统时钟 |
| 3.6.4 串口RS232通信 |
| 3.6.5 模拟视频编码部分 |
| 3.7 TEC控制电路 |
| 3.7.1 TEC控制电路 |
| 3.7.2 电源稳压设计 |
| 3.8 系统PCB设计 |
| 3.8.1 PCB层叠结构 |
| 3.8.2 PCB布局 |
| 3.8.3 PCB布线 |
| 3.8.4 PCB设计图 |
| 3.8.5 电路板及整机外观 |
| 第4章 热成像机芯的软件设计与实现 |
| 4.1 软件实现方案总体概述 |
| 4.1.1 软件功能概述 |
| 4.1.2 软件总体架构 |
| 4.2 探测器驱动 |
| 4.2.1 探测器上电启动 |
| 4.2.2 探测器信号输入 |
| 4.3 ADC采样量化 |
| 4.4 探测器工作点调整 |
| 4.4.1 温区内工作点调整 |
| 4.4.2 温区切换时工作点调整 |
| 4.5 图像处理 |
| 4.5.1 非均匀性校正 |
| 4.5.2 盲元检测及补偿 |
| 4.5.3 图像滤波 |
| 4.6 终端显示 |
| 第5章 热成像机芯的功能调试及成像测试 |
| 5.1 探测器输入信号测试 |
| 5.2 探测器参数配置 |
| 5.3 探测器工作点调整 |
| 5.4 图像处理效果测试 |
| 5.5 红外成像对比测试 |
| 5.6 技术指标测试结果 |
| 第6章 总结与展望 |
| 6.1 主要工作及成果 |
| 6.2 展望 |
| 附录 |
| 参考文献 |
| 致谢 |
| 攻读学位期间取得的专利及研发项目成果 |
| 学位论文评阅及答辩情况表 |
四、Frontline推出用于PCB制造的整合工程套件（论文参考文献）
- [1]SY软件公司产品研发管理问题与对策研究[D]. 张游招. 广西师范大学, 2021(02)
- [2]多通道同步数据采集系统设计[D]. 王振宇. 哈尔滨工业大学, 2020(02)
- [3]基于FPGA的水下ROV多业务高清视频光端机设计[D]. 张泽鑫. 杭州电子科技大学, 2020(02)
- [4]LTE-A空口监测分析仪下行基带板卡的设计与实现[D]. 王美乐. 重庆邮电大学, 2019(02)
- [5]具有USB重定向和智能分析功能的KVM系统研究[D]. 吕达. 南京信息工程大学, 2019(03)
- [6]基于PXIe的软X射线相机多通道数据采集系统设计[D]. 宋亚杰. 合肥工业大学, 2019(01)
- [7]基于SoCKit C5S的流式细胞仪嵌入式系统研究[D]. 许虎. 江西科技师范大学, 2017(02)
- [8]CAFe机器保护系统关键技术研究[D]. 程艺. 中国科学院大学(中国科学院近代物理研究所), 2021(01)
- [9]8通道12位采集与存储模块设计[D]. 蒋臻. 电子科技大学, 2021(01)
- [10]基于国产探测器的非制冷红外热成像机芯的硬件设计[D]. 费玲. 山东大学, 2020(04)