一、Intel CPU家族发展史(论文文献综述)
汤建灵[1](2020)在《基于图像预处理的扩展指令的研究与实现》文中认为随着5G、物联网、人工智能技术的发展及其交叉融合,背后往往提出了能够满足高性能计算、应用场景多样宽泛的处理器芯片设计需求。同时实用的图像预处理是前者需求之一,它针对具体的处理需求,来增强图像中的某些特征,从而改善图像数据,同时抑制对任务无关的信息。在图像预处理分类的众多方向中,直方图均衡化是其广泛应用的技术手段,比如图像分割、图像检索,图像分类。使用软件的方式对大量的图像进行直方图均衡化时间成本可能较高,因此考虑使用硬件加速,提高处理效率。目前某些SOC芯片设计中使用芯片中CPU进行图像预处理,然后通过嵌入芯片内的神经网络处理器(NPU)进行图像处理。论文以优化直方图均衡化算法运行为目标设计了一些基于开源、自由的RISC-V指令集架构的扩展指令并进行了实验。指令集架构是CPU的设计基础,研究意义重大,特别是我国在CPU产业属于短板的情况下该研究方向具有一定特色。论文在RISC-V架构的具体细节中,着重说明了基础整数指令集RV32I,模块化和支持定制化是该架构最重要的两点之一,它直面传统ISA设计的短板和问题,摒弃传统指令复杂、甚至过时的某些技术,比如使用简化的分支跳转指令,无延迟槽设计,松散宽松的内存模型。基于RISC-V架构进行设计的芯片具有面积功耗比小、应用领域丰富,适应性强等特点。论文中通过MATLAB软件实现特定的算法给部分图像预处理的方法做了实验示例,比如灰度级调整和几何变换的实现效果符合预期,达到了良好的处理效果。论文研究了直方图均衡化的数学原理分析得到累计分布函数是均衡化的核心之一,进一步提出以CDF函数作为指令扩展的方向从而优化直方图均衡化算法的运行。通过设计CDF函数的C语言程序用RV32G仿真进行分析其高频次的指令,结合CDF本质上累加乘的特性及其图像处理的特征。设计了几条符合RISC-V ISA规范中预留的编码自定义域指令空间CUSTOM要求的指令,并使用RISC-V的ISA模拟器SPIKE进行仿真。对扩展前后进行了数据对比。结果表明,特定的扩展指令能够有效运行。
朱鹏[2](2020)在《基于FPGA和GPU的光纤光栅传感高速解调系统研究》文中研究表明光纤布拉格光栅(Fiber Bragg Grating,FBG)作为最具有发展前途的光纤无源器件之一,自从首次被Morey应用于温度和应变传感测量以来,一直受到世界范围内的广泛关注。随着光栅的刻写技术不断进步,以及超低反射率弱光纤光栅的出现,有FBG的复用能力得到很大提升,使得光纤光栅传感网络朝着大规模、长距离、高精度的方向发展。如何准确、快速、低成本的实现对大规模光纤传感网络的数据解调,以满足实时在线监测目的成为研究者的一个新的关注点。本文利用了现场可编程门阵列(Field Programmable Gate Array,FPGA)设计灵活、流水线并行、丰富内存接口以及优秀逻辑控制的优势,以及图形处理器(Graphic Processing Unit,GPU)的强大浮点运算和并行计算能力,设计开发了基于FPGA和GPU高速解调的光纤光栅传感系统,实现了输出激光连续扫描下的弱光栅波长检测。由于解调速度的提升,提高了系统的动态监测范围,不仅能够对温度、应变等静态物理量进行检测,还可以达到低频振动信号的检测。本论文的主要研究内容概括如下:(1)从光纤光栅的基本理论出发,阐述了光纤光栅传感系统的探测原理,对几类典型光纤光栅传感系统解调方法进行研究和对比。详细分析了基于时分复用原理下的大规模光纤光栅传感器复用原理,并对时分复用系统中产生的多次反射串扰和阴影效应对系统复用能力的影响进行分析。在基于光源波长可调谐扫描法的波长解调方案中,提出将寻峰算法中的高斯拟合算法用于解调反射反射光谱峰值位置,提升系统解调精度。(2)在完成理论分析的基础上,构建了基于波长解调的准分布式光纤光栅传感系统,对系统传感原理做了详细阐述。对系统的扫描光源模块,半导体激光放大器(Semiconductor Optical Amplifier,SOA)脉冲调制模块等硬件模块做出设计说明。从采集、存储、传输和解调四个方面考虑,完成光纤光栅传感系统高速解调系统设计。数据采集:采用250M采样率,双倍速率(Double Data Rate,DDR)数据传输方式的高速ADC芯片。数据存储:采用大容量,超高速数据读写的DDR3作为主要数据缓存空间,并使用乒乓操作数据流方式。数据传输:在高速串行计算机扩展总线标准(Peripheral Component Interconnect Express,PCIe)的基础上,使用RIFFA架构来对其进行加速。数据解调:对于数据解调,采用省时的并行计算方式,在GPU的计算统一设备架构(Compute Unified Device Architecture,CUDA)下完成解调计算。(3)在实验室中搭建波长解调系统。对系统的解调正确性、稳定性、动态测量范围等做了实验验证。为了验证利用GPU进行解调加速的实际效果,将高斯拟合寻峰算法分别在CPU,FPGA和GPU中实现,统计解调时间,完成对比试验。
李波[3](2017)在《酷睿i9降临 回忆那些年辉煌过的“i7”》文中研究表明在IC行业高速发展的历史进程中,不断"自我奋斗"的用户们或许默默无闻,却用自己的脚投票,为市场奠定了基础,为技术路线的发展选择了方向。在PC行业普及的过程中,各个强势的品牌如流星般划过,留在大众心里记忆中的经典形象总是极少的。普罗大众和芯片从业人员之间有着漫长的行
何小飞[4](2017)在《GPU多通道虚拟化方法及公平调度策略研究》文中进行了进一步梳理随着云计算和大数据的大热发展,用户对信息的获取呈现多样化,例如多屏独立显示。云计算和大数据分析都依赖GPU(Graphic Processing Unit)虚拟子系统潜在的并行计算能力。虚拟化技术在近几年也获得了长足的进步和发展,在现代虚拟化计算环境下,无论是远程服务器还是本地客户端,都需要GPU虚拟化来支持隐藏在虚拟机(Virtual Machine)下的图形用户显示、高性能并行计算以及GPU硬编解码。现存的GPU虚拟化技术要么不能利用GPU强大的2D/3D硬加速图形渲染、高性能并行计算和硬编解码性能的优势,要么没有考虑多个DomUs的GPU不同类型的应用负载根据其不同性能的需求,对GPU域内部资源公平性分配。本文以Xen Hypervisor虚拟系统为主体,研究GPU虚拟化技术,包括GPU多通道虚拟化及其公平策略和虚拟环境下GPU硬编解码实现及其公平性。主要研究内容如下:(1)提出一种GPU多通道虚拟化架构(A Virtual Mu1ti-Channel GPU Fair-Scheduling Method for Virtual Machines,简称 VMCG),并建立相关 credit 分配和转移机制,设计虚拟多通道GPU公平调度算法。多个客户虚拟机(DomUs)之间竞争相同的物理GPU资源,VMCG为每个DomU提供一个独立的虚拟多通道(Virtual Multi-Channel,简称V-Channel)来降低这种竞争干扰。每个DomU根据其ID将GPU应用产生的GPU命令请求块提交给V-Channel的请求队列。通过虚拟多通道GPU公平调度算法,不仅仅多个DomUs能充分利用原生GPU硬加速,且多个DomUs在执行密集型GPU负载时能被公平地分配GPU资源。该方法在Linux下对其进行了评估,实验结果表明,同gVirt相比,对于2D/3D图形应用,VMCG性能可以达到原生GPU的大约96%;对于并行计算例程,可以提升大约500%的公平性;混合负载的GPU资源分配公平性达到约80%。(2)在gVirt架构的基础上,提出一种多虚拟机下GPU硬编解码的实现和公平性方案。DomU端,利用FFmpeg框架优化编解码阶段,并增加原生的声卡驱动,使之服务于编解码的音视频分流;Dom0端,扩展Mediator模块,也为每个DomU提供独立的V-Channel,以便降低系统干扰,设计适合GPU硬编解码的公平调度算法。该方案能实现多虚拟机下,多个DomUs并发地访问物理GPU来实现其硬编解码性能及其公平性。实验结果表明,当运行相同视频负载时,采用软加速的编码和解码的G/C比值分别约为2.2和1.4,而开启硬加速后,其G/C比值分别为5.2和2.4,性能提升约145%;增加约35%的公平性,并具有良好的稳定性。
王梓[5](2014)在《多核CPU上数据库散列连接算法的研究与实现》文中提出近年来,随着多核CPU硬件体系结构的普及与SMT同步多线程技术的发展和成熟,多核CPU以其强大的并行计算能力越来越成为研究领域中的热点。人们已经开始研究使用多核CPU对多种数据操作进行并行加速,其中在数据库操作中最常用、最耗时的连接操作成为人们研究的重点。在关系型数据库中,连接操作是实现关系型数据库中查询的重要操作之一,它通过对两个关系做笛卡尔积运算实现对这两个关系的信息检索。连接操作是唯一能从不同的关系之间组合出新的关系元组的关系代数操作,同时也是最难找出高效实现方法的操作之一,因为不能预先确定哪些关系之间的连接是需要存在的,而且这还会和网络及分布式系统有关,因为可能不是所有的关系表都是存放在一起的。由此可见,连接操作的代价高低与数据库的性能优劣息息相关。基本的数据库连接操作实现算法主要有:嵌套循环连接,排序合并连接和散列连接等,其中散列连接算法以及优异的性能而被广泛地应用于数据库管理系统。多核并行技术的发展使得这些连接算法的许多变种被提出。它们充分利用多核并行技术和最新的硬件体系结构来获得更好的性能。这些研究表明,硬件体系结构对连接算法的性能有很大的影响。此外,内存访问也是制约连接算法性能的另一个重要影响因素。本文对几种数据库连接操作实现算法进行了系统的研究,重点关注散列连接算法,结合多核CPU硬件结构和内存局部性原理提出了对应的并行连接优化算法,所取得的主要研究成果为:1、针对多核CPU平台提出了一种基于MapReduce模型的并行散列连接算法。通过MapReduce模型实现自动化的线程调度、任务分配管理、负载均衡控制和错误纠正功能,结合利用内存局部性原理提出的任务划分策略,增加了内存的命中率,提高了内存的页面替换效率,从而进一步优化了散列连接操作的性能。2、针对内存延迟、数据偏移和内存压力造成的性能瓶颈问题提出了三种优化策略,实验结果表明,这三种策略取得了预期的效果,较好地解决了存在的问题。实验结果表明本文实现的并行散列连接算法,在多核CPU硬件结构上比传统的连接算法有着大幅的性能提升,同时利用MapReduce模型的特性,结合提出的三个优化策略,跟已有的同类并行散列连接算法相比也有着良好的表现,能够较好地应用于多核CPU硬件结构下的数据库连接操作中。
潘龙强[6](2012)在《构建分子动力学模拟研究平台分析PGRN与TNFR的分子识别机理》文中认为研究机体中各种生物大分子的相互作用方式,是理解生命活动基本机制的基础,以调控生物学活性的受体为靶位的肽类或模拟肽类配基药物研发是生物学和医学中最领先的研究领域之一。分子动力学模拟作为一种重要的重要工具,可以模拟生物大分子体系的运动行为、构象改变机制以及研究分子及其配体、分子各组成部分之间的相互作用,解释和阐明生物大分子的序列信息以及微观尺度上复杂的、动态的生物过程,以传统实验数据为基础,在更深层次上解决相关的科学问题,弥补传统实验技术的不足,目前已广泛应用于蛋白质、核酸等生物大分子微观尺度的结构与功能研究之中。生物大分子之间的识别/结合/催化等过程一般都是发生在微秒时间尺度甚至更长时间,而分子动力学模拟需要利用飞秒时间步长来模拟计算才可精确刻画分子运动过程,消耗的计算资源是普通个人计算机与工作站所无法提供的,必须利用大型集群的众多处理器进行并行计算,来实现几万原子至百万原子病毒体系的数亿步计算模拟任务,完成分析关键蛋白质分子的动力学行为,细胞膜表面配体受体间的结合过程及其机理以及病毒衣壳蛋白质体系的组装动力学过程等。然而,在这些实际应用首先要面临的一个问题就是如何合理的完成计算模拟任务在并行集群上的部署优化,构建完整的分子动力模拟研究平台,充分利用大型集群计算资源,高效地完成研究工作。本文首先基于MOSIX2并行操作系统构建了计算能力为千亿次PC集群,利用NAMD软件进行了万原子体系皮秒时间尺度的分子动力学模拟部署测试;随后利用了山东大学(山东省)高性能计算中心的浪潮TS10000十万亿次集群,完成了万原子体系纳秒时间尺度的部署测试;最后在国家超级计算济南中心使用了神威4000A百万亿次集群以及“神威蓝光”千万亿次超级计算机,使用NAMD和GROMACS软件完成了万原子体系近微秒级以及百万原子纳秒级的超大规模的部署测试,并完成了同时利用近十万处理器核心的副本交换分子动力学模拟测试分析。从整个部署测试结果来看,普通小型集群适于做分子动力学模拟任务的一些准备工作,如模型的构建、参数的优化等,而十万亿次集群上适合运行小体系的计算模拟以及大体系的计算模拟准备工作,对超大体系则必须要部署到百万亿次及千万亿次集群上,利用大规模的计算资源在可接受的时间范围内完成模拟任务。分子动力学模拟所得数据是在分子中每一个原子在三维空间中随时间的运动轨迹,所以只有三维图像才能有效地表示这些大分子所包含的信息,而以往专业的可视化技术与设备都是极其昂贵的,所以本论文基于廉价的3D VISION图形解决方案,搭建了生物大分子3D显示与分析平台,用于分析自身免疫性疾病相关蛋白质分子识别的动态机理。基于已有的实验发现,生长因子(PGRN)可以结合于肿瘤坏死因子受体(TNFR),从而抑制TNF-a介导的致炎效应,本论文通过动力学模拟确定了PGRN与TNFR2的结合模式与决定PGRN与TNFR2结合的关键氨基酸。通过构建PGRN虚拟突变体,计算模拟进一步证实PGRN结合TNFR2并发挥抗炎功能对这些氨基酸的依赖性和静电作用介导的PGRN/TNFR2结合模式。本研究深入探讨PGRN结合TNFR2根本原因,加深了对PGRN/TNFR2的分子识别过程的认识,同时也为进一步研究PGRN调控TNFR2信号途径的分子机制和Atsttrin等PGRN来源的新靶位药物设计提供结构学方面的参考与依据,促进以TNFR2为靶位、以PGRN为模板抗炎药物的临床应用转化,增强我国原创性重组蛋白药物的开发能力。
秦泰[7](2011)在《一种PC架构32位SOC系统结构的研究与设计》文中认为经过数十年的发展,PC架构已经形成了一个功能完备、性能强大的复杂体系,并且在全世界的桌面计算机市场占有了绝大部分市场,并且其性能和应用范围也在不断扩展。我国的军工和科研领域传统上更是大量使用各种档次的x86处理器。因此无论是从技术发展的角度还是国家技术安全的角度,实现自主知识产权的兼容x86架构的计算机系统都是意义重大的。上世纪90年代伴随IC设计技术和制造工艺发展而出现的SOC技术,降低了IC设计的门槛,进一步提高了IC的集成度和可靠性。SOC技术为实现自主知识产权x86兼容的计算机系统提供了一条捷径,因此基于x86处理器的SOC的系统架构的研究成为了一个重要的课题。本文深入研究了PC架构的内容和要求,对传统PC架构计算机的组织结构和具体实现进行了分析,在此基础上结合SOC技术和通用片上总线技术,提出了一种兼容PC架构并具有良好的IP复用性的SOC系统结构,该系统结构的设计以x86处理器为核心、以AMBA片上总线为基本互连体系,综合考虑了总线带宽,PC架构兼容性,IP设计复用性等多个方面要求,对SOC的互连、子系统的划分、软硬件多层次实现PC架构兼容性等方面的内容进行详细的研究和设计。在系统结构整体设计的同时,本文还针对所用x86处理器软核提出了一种优化指令执行流程的方法和一种片内兼容传统PCI设备的机制,增强了SOC的性能和兼容性。最后,在自主设计的验证平台上进行了SOC功能的基本测试和验证。
鄢显俊[8](2010)在《信息垄断:信息技术革命视阈里的当代资本主义新变化》文中研究指明信息技术革命是当代最重要的科技-产业革命,它发生在20世纪40年代末到90年代初期的美国并以前所未有的力度改造着人类社会。就技术和社会互动的角度观察,在美国特定历史时期发生的信息技术革命是一个复杂的、与社会相互作用中展开的过程,美国社会为信息技术革命创造了一个良好的“生态环境”。经由信息技术革命“重塑”的当代资本主义被称为信息资本主义,在其形成过程中诞生了信息垄断,它指独占信息核心技术的信息产业垄断资本、凭借其市场权力,滥用知识产权以攫取高额利润而实施的一种垄断,是当今资本主义微观经济领域最值得关注的现象,对资本主义产生了重大的影响,对它鞭辟入里的解剖将为科学认识当代资本主义新变化提供一扇独特的“视窗”。信息垄断起源于信息经济形成和信息产业勃兴的20世纪80年代,成熟于90年代。信息垄断的实质是对知识的垄断,其表现形式是垄断IT核心技术。信息垄断的发展史也就是全球计算机软件巨头微软公司和CPU芯片巨头英特尔公司的发家史,其产业代表是英特尔公司和微软公司结成的Wintel联盟。而值得警惕的“另类信息垄断”所造成的影响逐渐引起国际社会普遍担心:它有可能成为信息时代美国控制互联网“话语权”的重要手段。“信息垄断生态环境模型”揭示了信息垄断赖以生存的特殊生态环境,它由信息垄断的产业环境、产品基础和法律环境三大要素构成。信息垄断厂商熟练地运用法律策略和无所不用其极的商业策略打压竞争并侵害消费者。为此,它遭遇了美欧日韩各国频频发起的反垄断调查和诉讼。信息垄断在发展过程中孕育了对抗自己的“内生反对力量”。这就是“自由软件”运动以及由此引发的“开源软件”运动。前者坚决反对微软代表的资本主义“私有软件”制度,堪称“信息资本主义时代‘赛博空间’里空想社会主义。后者试图探索一条“自由软件”商业化运作的道路,而且获得成功,这是理想妥协于现实的必然结果。信息垄断的本质是资本主义生产关系进入信息时代的特殊体现。任由信息垄断泛滥将对经济公正乃至社会公正产生重大危害。而且,作为一种超经济的、强大的“战略武器”,信息垄断还能够被广泛运用于国家利益之争、。当代资本主义的新变化除了信息垄断这一微观层面的经济现象外,还表现在中观和宏观的其他所有领域,在信息技术范式的“重塑”下,信息资本主义的种种新变化表现为“创造性破坏”的多维、量化展示。除此,“数字鸿沟”代表了当代资本主义新型的两极分化。探讨国家间“数字鸿沟”的测度方法和量化表现,将更有助于认识当代资本主义发展不平衡的内在规律以及所蕴藏的危机。信息资本主义与中国特色社会主义的关系是信息时代最复杂的“两制”关系,其特征可用:“共时态并存中的相互借鉴与纠结发展”来概括。中国特色社会主义和信息资本主义在20世纪70年代中后期开始发生紧密联系和互动,这种复杂关系的演进符合马克思主义关于社会发展一般规律中必然性和偶然性关系的原理。促使这种错综复杂关系产生的最重要因素就是——日愈全球化的社会生产力发展的必然动能所致,这是马克思早年所指的“世界历史”发展的必然结果。与传统资本主义相比,当代资本主义的确发生了诸多引人注目的新变化。但资本主义的本质依旧。马克思主义所揭示的资本主义生产方式具有两大本质特征仍旧如故,第一,它生产的产品是商品,即商品生产无所不在;第二,社会生产的出发点和归宿是榨取剩余价值。综合马克思“两个必然”和“两个决不会”解读当代资本主义新变化,必须看到,“两个必然”揭示了社会主义代替资本主义的客观趋势,而“两个决不会”则强调了不同社会生产方式更替的长期性和艰巨性。总之,当代资本主义仍然有长足的发展空间。马克思主义的基本态度是:以变化的眼光看待变化本身。信息技术革命开启了人类经济和社会的信息化变迁历程。运用ORBICOM提供的测量方法,通过多维度量化考察中国特色的信息化进程,比较它与信息资本主义的差距及中国的追赶特点。可以看到,作为世界上最大的发展中国家,自20世纪90年代以来开创的中国特色的信息化道路是人类社会信息化进程中超常规发展的典范,彰显了中国特色社会主义的制度优势。为应对以信息技术革命为典型代表的当代新科技革命的挑战,中国的国策是:走中国特色自主创新道路,建设创新型国家。
PCTMG zoh[9](2010)在《以智变应万变——Intel智能处理器抢鲜导购》文中研究表明计算机的发展可用"飞速"两字来形容,特别中央处理器(CPU芯片)更是以惊人的速度推陈出新,就英特尔产品来说,从跨越式的奔腾四(Pentium)到酷睿(Core)双核、多核,再到现在最新推出的英特尔酷睿i3/酷睿i5/酷睿i7系列处理器芯片,经历了一个质的飞跃。制作工艺也从Pentium 133开始采用0.35μm(微米)制程到45nm(纳米)制程,可谓已到极致。正在我们惊叹现代CPU芯片工艺变化之快时,英特尔又推出了以酷睿i3/i5/i7为代表的32nm工艺制程的处理器,不仅仅是工艺上的不断缩小、集成度的提高,也使CPU芯片功耗不断降低,性能成倍提高,使处理器已经进入到智能化时代,成为先进技术的代表。
李剑[10](2009)在《恶意软件行为分析及变种检测技术研究》文中认为对软件进行行为分析并确定其功能是检测未知恶意软件的一个关键环节。基于静态的行为分析技术虽然可以较为完整地获取程序信息,但也面临着许多挑战,这些挑战包括加壳、加密等传统软件保护技术和恶意软件变种技术。基于动态的行为分析技术可以有效地绕过这些挑战,并可以在较高的系统抽象度层次上获取恶意软件的信息,但动态行为分析系统也受到反调试与反跟踪技术的挑战。在传播过程中,恶意软件通常会使用各种变种技术来逃避检测,如加密、多态和变形技术。针对上述问题,本文对基于动态行为分析的恶意软件变种检测技术进行了研究。主要研究内容如下:首先针对动态行为分析系统的完整性需求,从理论层面分析构建一个合理动态行为分析系统所需要的必要条件。基于这些必要条件,我们给出了一个基于Intel VT的动态行为分析系统实例。该系统将目标恶意软件和分析工具分别安装在两个不同的操作系统中,通过虚拟机监视器技术进行实时系统调用跟踪,并使用我们提出的最大模式挖掘算法从系统调用序列中挖掘最大模式来对程序进行行为建模。最大模式是指一段系统调用子序列,它反复出现在程序的执行序列中,代表着某个特定的系统功能或程序模块。实验证明:基于Intel VT的行为分析系统能够高效地对恶意程序进行动态行为跟踪和程序行为描述。其次,对恶意软件变种检测中的关键技术——软件相似度计算技术进行了研究,提出了三种计算方法。(1)基于系统调用序列排列的相似度计算方法使用我们提出的进化相似度算法计算相似度;(2)基于最大模式序列排列的相似度计算方法使用最大模式挖掘算法从系统调用序列中挖掘最大模式序列,然后使用进化相似度算法计算相似度;(3)基于最大模式覆盖率的相似度计算方法忽略程序的线性执行顺序,使用最大模式集合表现程序行为,通过两个恶意软件之间的最大模式交集计算相似度。最后,在软件相似度计算方法基础之上,对恶意软件变种检测技术进行了研究,提出了三种检测方法:基于系统调用序列排列的变种检测、基于最大模式序列排列的变种检测和基于最大模式覆盖率的变种检测。对比实验结果表明基于序列的方法能够更准确地刻画程序行为和检测恶意变种。其中基于最大模式序列的方法具有更低的误报率,具有更高的实用性。
二、Intel CPU家族发展史(论文开题报告)
(1)论文研究背景及目的
此处内容要求:
首先简单简介论文所研究问题的基本概念和背景,再而简单明了地指出论文所要研究解决的具体问题,并提出你的论文准备的观点或解决方法。
写法范例:
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
(2)本文研究方法
调查法:该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法:用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法:通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法:通过调查文献来获得资料,从而全面的、正确的了解掌握研究方法。
实证研究法:依据现有的科学理论和实践的需要提出设计。
定性分析法:对研究对象进行“质”的方面的研究,这个方法需要计算的数据较少。
定量分析法:通过具体的数字,使人们对研究对象的认识进一步精确化。
跨学科研究法:运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法:这是社会科学用来分析社会现象的一种方法,从某一功能出发研究多个方面的影响。
模拟法:通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、Intel CPU家族发展史(论文提纲范文)
(1)基于图像预处理的扩展指令的研究与实现(论文提纲范文)
摘要 |
Abstract |
第1章 绪论 |
1.1 本课题研究背景与意义 |
1.2 国内外研究现状 |
1.3 论文创新点 |
1.4 论文研究内容及章节安排 |
第2章 RISC-V指令集架构介绍 |
2.1 概述 |
2.2 基础整数指令集RV32I |
2.2.1 编程模型及寄存器 |
2.2.2 基本指令格式 |
2.2.3 整数计算指令 |
2.2.4 控制转移指令 |
2.2.5 Load(加载)and Store(存储)指令 |
2.2.6 内存顺序指令 |
2.3 RISC-V指令标准扩展 |
2.3.1 标准乘除法扩展指令“M” |
2.3.2 标准扩展指令原子指令“A” |
2.3.3 单双精度浮点扩展“F”和“D” |
2.4 本章小结 |
第3章 图像预处理的研究 |
3.1 图像预处理 |
3.2 图像预处理方法介绍 |
3.2.1 灰度级调整 |
3.2.2 几何变换 |
3.2.3 局部预处理 |
3.3 本章小结 |
第4章 直方图均衡化研究 |
4.1 直方图的定义及其在图像处理中的应用 |
4.2 图像直方图的获取 |
4.3 直方图均衡化原理研究 |
4.4 本章小结 |
第5章 针对CDF函数的指令扩展 |
5.1 扩展原理和研究 |
5.2 RISC-V指令扩展 |
5.3 本章小结 |
第6章 实验结果与分析 |
6.1 实验环境及过程 |
6.1.1 RISC-V仿真平台搭建 |
6.1.2 指令扩展的实现过程 |
6.2 运行结果及分析 |
6.3 本章小结 |
总结与展望 |
参考文献 |
致谢 |
(2)基于FPGA和GPU的光纤光栅传感高速解调系统研究(论文提纲范文)
摘要 |
abstract |
第1章 绪论 |
1.1 课题研究的背景及意义 |
1.2 光纤光栅传感器国内外发展现状 |
1.2.1 波长调制型光纤传感网络 |
1.2.2 相位调制型光纤传感网络 |
1.3 FPGA概述 |
1.4 GPU概述 |
1.5 本文主要研究内容 |
第2章 光纤光栅阵列传感理论基础 |
2.1 光纤光栅传感原理 |
2.2 典型光纤光栅传感器的解调方案 |
2.2.1 光谱仪解调法 |
2.2.2 边缘滤波解调法 |
2.2.3 匹配滤波解调法 |
2.2.4 可调谐F-P滤波器解调法 |
2.2.5 光源波长可调谐扫描法 |
2.2.6 典型解调方案对比分析 |
2.3 寻峰算法理论分析 |
2.4 大规模弱光纤光栅复用理论及噪声分析 |
2.4.1 弱光纤光栅复用原理分析 |
2.4.2 多次反射串扰噪声分析 |
2.4.3 光谱阴影效应噪声分析 |
2.5 本章小结 |
第3章 基于FPGA和GPU的光纤光栅传感高速解调系统设计与实现 |
3.1 基于波长解调的准分布式温度/应变检测系统 |
3.1.1 准分布式温度/应变检测系统原理 |
3.1.2 波长可调谐光源模块 |
3.1.3 脉冲调制模块 |
3.1.4 解调系统参数限制 |
3.2 基于ADC+FPGA的高速数据采集模块设计 |
3.2.1 FPGA芯片选型与设计 |
3.2.2 ADC模块及信号采集设计 |
3.2.3 数据缓存模块设计 |
3.2.4 RIFFA框架下PCIE数据传输模块设计 |
3.3 基于GPU的数据解调模块设计 |
3.3.1 基于CUDA的GPU并行计算相关技术 |
3.3.2 高斯拟合寻峰算法设计实现 |
3.4 本章小结 |
第4章 基于FPGA和GPU的光纤光栅传感高速解调系统测试 |
4.1 弱光纤光栅寻址 |
4.2 弱光纤光栅阵列波长测量 |
4.3 温度/应力线性度测试 |
4.4 动态信号检测实验 |
4.5 GPU加速性能测试 |
4.6 本章小结 |
第5章 总结与展望 |
5.1 总结 |
5.2 论文创新点 |
5.3 展望 |
致谢 |
参考文献 |
攻读硕士学位期间发表的论文和参与的项目 |
(4)GPU多通道虚拟化方法及公平调度策略研究(论文提纲范文)
摘要 |
Abstract |
第1章 绪论 |
1.1 研究背景与意义 |
1.2 GPU虚拟化研究现状 |
1.2.1 GPU2D/3D图形渲染 |
1.2.2 GPU高性能并行计算 |
1.2.3 GPU硬编解码 |
1.3 本文的主要工作 |
1.4 组织结构 |
第2章 GPU虚拟化技术 |
2.1 虚拟化技术介绍 |
2.1.1 虚拟化技术发展历史 |
2.1.2 虚拟化技术的实现层次及分类 |
2.2 Xen虚拟机及GPU虚拟化技术 |
2.2.1 Xen系统结构 |
2.2.2 GPU相关介绍及其虚拟化技术 |
2.2.3 Xen GPU虚拟化 |
2.3 小结 |
第3章 GPU多通道虚拟化及公平策略设计与实现 |
3.1 GPU资源公平性分析 |
3.1.1 Xen下多虚拟机的GPU资源分配需求分析 |
3.1.2 GPU资源分配公平性定义 |
3.2 VMCG架构设计 |
3.2.1 GPU设计模型 |
3.2.2 GPU多通道虚拟化架构 |
3.3 VMCG架构关键机制具体实现 |
3.3.1 credit和GPU资源映射关系 |
3.3.2 credit分配和转移机制 |
3.3.3 虚拟多通道的GPU公平调度算法设计 |
3.4 实验及性能分析 |
3.4.1 实验平台及实验步骤 |
3.4.2 VMCG性能测试 |
3.4.3 2D/3D图形渲染公平性测试 |
3.4.4 真实的并行计算应用公平性测试 |
3.4.5 混合负载公平性测试 |
3.4.6 VMCG的稳定性测试 |
3.4.7 VMCG的CPU和内存开销测试 |
3.5 小结 |
第4章 虚拟环境下GPU硬编解码公平性设计 |
4.1 GPU硬编解码的发展 |
4.2 GPU硬编解码的相关技术分析 |
4.2.1 FFmpeg多媒体技术 |
4.2.2 H.264视频编解码标准 |
4.3 基于FFmpeg的虚拟机下GPU硬编解码 |
4.3.1 虚拟机的VA-API接口 |
4.3.2 虚拟机下FFmpeg的扩展 |
4.4 虚拟环境下GPU硬编解码设计 |
4.4.1 GPU视频编解码工作原理 |
4.4.2 多虚拟机GPU硬编解码公平性体系架构 |
4.5 实验结果与性能分析 |
4.5.1 实验平台以及实验设计 |
4.5.2 实验测试与结果分析 |
4.6 小结 |
结论 |
参考文献 |
致谢 |
附录A 攻读硕士学位期间所发表的学术论文目录 |
附录B 攻读学位期间参加的科研项目 |
(5)多核CPU上数据库散列连接算法的研究与实现(论文提纲范文)
摘要 |
ABSTRACT |
缩略语对照表 |
第一章 绪论 |
1.1 研究背景 |
1.2 国内外研究现状 |
1.3 论文的主要工作和结构安排 |
第二章 相关知识简介 |
2.1 多核CPU的相关知识 |
2.1.1 多核CPU架构的起源和发展 |
2.1.2 Intel Core i7系列CPU架构简介 |
2.2 并行处理技术的相关知识 |
2.2.1 并行处理技术的意义 |
2.2.2 并行处理技术的前提 |
2.2.3 并行处理技术的基本概念 |
2.3 MapReduce模型的基本概念 |
2.3.1 MapReduce模型的特性与发展 |
2.3.2 Phoenix系统简介 |
2.4 本章小结 |
第三章 数据库连接操作简介 |
3.1 关系型数据库连接操作的基本概念 |
3.1.1 条件连接 |
3.1.2 等值连接 |
3.1.3 自然连接 |
3.2 连接操作的串行实现 |
3.2.1 嵌套循环连接算法 |
3.2.2 排序合并连接算法 |
3.2.3 散列连接算法 |
3.3 连接操作的并行实现 |
3.3.1 并行嵌套循环连接算法 |
3.3.2 并行排序合并连接算法 |
3.3.3 并行散列连接算法 |
3.4 本章小结 |
第四章 多核CPU上的并行散列连接算法的实现及优化 |
4.1 基于Phoenix系统实现的并行散列连接算法 |
4.1.1 MapReduce模型的中间缓冲区设计 |
4.1.2 算法的详细设计及实现 |
4.2 基于Phoenix系统实现的散列连接并行算法的优化 |
4.2.1 存储结构优化 |
4.2.2 多步划分优化 |
4.2.3 数据倾斜优化 |
4.3 本章小结 |
第五章 实验结果及分析 |
5.1 实验环境 |
5.2 实验数据集 |
5.3 无划分散列连接算法的实验结果 |
5.4 有划分散列连接算法的实验结果 |
5.5 在无划分散列连接算法中散列桶数的影响 |
5.6 在有划分散列连接算法中划分数的影响 |
5.7 不同数据集的影响 |
5.8 不同写策略下单步划分的性能表现 |
5.9 两次遍历策略下和无锁策略下单步划分和两步划分的性能表现 |
5.10 有数据倾斜优化和无数据倾斜优化下的两步划分性能表现 |
5.11 本章小结 |
第六章 结论和展望 |
6.1 研究结论 |
6.2 研究展望 |
参考文献 |
致谢 |
作者简介 |
(6)构建分子动力学模拟研究平台分析PGRN与TNFR的分子识别机理(论文提纲范文)
摘要 |
ABSTRACT |
第1章 绪论 |
1.1 分子动力学模拟 |
1.1.1 分子动力学模拟简介 |
1.1.2 常用分子动力学软件 |
1.1.3 分子动力学模拟面对的挑战 |
1.1.4 副本交换分子动力学模拟 |
1.2 高性能计算与超级计算机 |
1.2.1 高性能计算 |
1.2.2 集群与MOSIX2 |
1.2.3 超级计算机 |
1.3 分子可视化三维显示 |
1.3.1 分子可视化 |
1.3.2 3D显示 |
1.4 肿瘤坏死因子与颗粒蛋白前体概述 |
1.4.1 肿瘤坏死因子 |
1.4.2 颗粒蛋白前体概述 |
1.5 立题依据 |
第2章 基于MOSIX2 PC集群生物计算平台的构建 |
2.1 PC集群设计与构建 |
2.1.1 生物计算平台PC集群架构分析 |
2.1.2 MOSIX PC集群的安装 |
2.2 分子动力学模拟测试及结果分析 |
2.2.1 单任务并行计算分析 |
2.2.2 并行加速比与效率分析 |
2.2.3 集群计算性能的比较分析 |
2.3 小结与讨论 |
第3章 十万亿次到百万亿次集群分子动力学模拟部署测试 |
3.1 十万亿次集群环境 |
3.1.1 集群硬件架构 |
3.1.2 软件环境 |
3.1.3 测试体系 |
3.2 十万亿次集群动力学模拟部署及结果分析 |
3.2.1 Ethernet与Infiniband网络性能对比结果分析 |
3.2.2 NAMD运行模拟体系大小与计算效率初步测试结果分析 |
3.3 百万亿次集群环境 |
3.3.1 百万亿次集群硬件架构 |
3.3.2 百万亿次集群软件环境 |
3.3.3 测试体系 |
3.4 百万亿次集群动力学模拟部署及结果分析 |
3.4.1 模拟体系大小对计算效率影响 |
3.4.2 外切纤维素酶催化结构域温度副本交换分子动力学模拟的部署优化 |
3.5 小结 |
第4章 “神威蓝光”千万亿次超级计算机动力学模拟部署测试 |
4.1 “神威蓝光”软硬件环境与使用方式 |
4.1.1 “神威蓝光”硬件构成 |
4.1.2 “神威蓝光”软件构成 |
4.1.3 “神威蓝光”作业管理系统使用方式 |
4.1.4 应用软件的安装 |
4.2 分子动力学模拟任务部署测试 |
4.2.1 测试体系 |
4.2.2 DHFR通用基准测试体系计算结果及分析 |
4.2.3 NAMD软件并行计算性能测试结果及分析 |
4.2.4 CBHI-CD体系GROMACS温度副本交换模拟结果及分析 |
4.3 小结 |
第5章 分子可视化3D显示系统的搭建 |
5.1 硬件与系统需求 |
5.2 硬件与驱动的安装 |
5.3 应用软件的安装和测试 |
5.3.1 PyMOL软件 |
5.3.2 VMD软件 |
5.3.3 Discovery Studio软件 |
5.3.4 Chimera软件 |
5.5 小结 |
第6章 PGRN与TNFR分子识别过程的动态模拟与机理分析 |
6.1 材料与方法 |
6.1.1 Atsttrin P5-C三维结构的同源模建及优化 |
6.1.2 模建Atsttrin P5-C/TNFR2结合复合物结构与分子动力学模拟 |
6.1.3 Atsttrin P5-C丙氨酸虚拟突变及结构优化 |
6.1.4 模建Atsttrin P5-Cm/TNFR2结合复合物结构与分子动力学模拟 |
6.2 结果分析 |
6.2.1 Atsttrin P5-C结构模建结果分析 |
6.2.2 Atsttrin P5-C丙氨酸虚拟突变的结果分析 |
6.2.3 Atsttrin P5-C/TNFR2结合复合物与Atsttrin P5-Cm/TNFR2结合复合物的分子动力学模拟结果分析 |
6.3 小结 |
全文总结与展望 |
全文总结 |
展望 |
参考文献 |
致谢 |
攻读硕士学位期间发表学术论文 |
学位论文评阅及答辩情况表 |
(7)一种PC架构32位SOC系统结构的研究与设计(论文提纲范文)
摘要 |
ABSTRACT |
第1章 绪论 |
1.1 引言 |
1.2 国内外的研究现状 |
1.2.1 国外研究现状 |
1.2.2 国内研究现状 |
1.3 本课题的研究内容 |
1.3.1 本课题的来源 |
1.3.2 本课题研究背景和意义 |
1.3.3 本课题的主要研究内容 |
1.4 本文的组织结构 |
第2章 PC 架构SOC 系统结构相关的技术研究 |
2.1 SOC 技术简介 |
2.2 SOC 系统结构 |
2.3 片上总线技术 |
2.3.1 片上总线技术的特点 |
2.3.2 AMBA 总线 |
2.4 PC 架构简介 |
2.5 IA-32 指令集体系 |
2.5.1 操作模式 |
2.5.2 指令的微程序实现 |
2.6 本章小结 |
第3章 PC 架构SOC 系统结构设计 |
3.1 应用分析 |
3.2 整体结构 |
3.3 LRSOC32 的互连体系 |
3.3.1 MCS 组成与互连 |
3.3.2 MPS 组成与互连 |
3.3.3 EPS 组成与互连 |
3.4 LRSOC32 对PC 架构的兼容设计 |
3.4.1 各模块的兼容性设计 |
3.4.2 BIOS 的兼容性设计 |
3.5 本章小结 |
第4章 LRSOC32 中处理器的系统结构 |
4.1 处理器的整体结构 |
4.2 处理器指令系统 |
4.3 处理器的微体系结构 |
4.3.1 微指令格式 |
4.3.2 微程序控制器 |
4.3.3 微堆栈 |
4.4 流水线结构 |
4.4.1 指令流水与微指令流水并行结构 |
4.4.2 对指令执行流程的优化 |
4.5 浮点运算单元 |
4.6 存储结构和 Cache 组织 |
4.7 本章小结 |
第5章 LRSOC32 的外设实现与功能验证 |
5.1 LRSOC32 的 IP 实现 |
5.1.1 内存控制器 |
5.1.2 可编程定时/计数器 |
5.1.3 中断控制器 |
5.1.4 VGA 控制器 |
5.1.5 AHB-PCI 总线控制器 |
5.1.6 XAB 总线桥 |
5.1.7 以太网模块 |
5.1.8 UART 控制器 |
5.1.9 其它外设 |
5.2 LRSOC32 的实现与功能验证 |
5.2.1 验证板设计 |
5.2.2 验证与调试工具 |
5.2.3 功能测试 |
5.2.4 PCI 总线测试 |
5.3 本章小结 |
第6章 结束语 |
6.1 工作总结 |
6.2 进一步工作的方向 |
致谢 |
参考文献 |
发表的论文及科研情况 |
详细摘要 |
(8)信息垄断:信息技术革命视阈里的当代资本主义新变化(论文提纲范文)
中文摘要 |
Abstract |
序言 |
一、问题的缘起和研究的意义、研究的方法 |
(一) 问题的缘起 |
(二) 研究的意义 |
(三) 研究的方法 |
二、文献综述 |
(一) 信息技术革命的起源及内涵 |
(二) 信息技术革命促成当代资本主义新变化 |
(三) 垄断理论的争鸣及信息产业的垄断现象 |
三、相关概念界定 |
(一) 信息技术与信息技术革命 |
(二) 信息化、信息产业和信息经济 |
(三) 资本主义、信息资本主义与信息垄断 |
四、研究的难点和主要创新点 |
(一) 研究的难点 |
(二) 研究的主要创新点 |
第一章 信息技术革命的起源与信息垄断的历史进程 |
第一节 信息技术革命及其社会历史原因 |
一、信息技术革命是人类历史上最深刻的科技-产业革命 |
二、信息技术革命的社会历史原因:基于SST理论的分析 |
第二节 信息垄断的历史进程 |
一、信息垄断前史——信息产业和信息经济萌芽 |
二、信息垄断的萌芽——信息产业和信息经济迅速发展阶段 |
三、信息垄断的形成与发展——信息经济基本形成阶段(20世纪90年代以来) |
第二章 信息垄断的产业代表及"另类信息垄断" |
第一节 信息垄断的产业代表:"Wintel联盟" |
一、何谓Wintel联盟 |
二、信息垄断暨Wintel联盟的特征 |
第二节 值得警惕的另类"信息垄断":互联网核心设施垄断 |
一、互联网核心设施垄断的含义 |
二、互联网核心设施垄断所面临的压力及其变革 |
第三章 信息垄断赖以生存的特殊"生态环境" |
第一节 信息垄断的产业环境:信息产业及其加速度规律 |
一、"摩尔定理"(Moore's law)揭示信息产业的加速度规律 |
二、"摩尔定理"(Moore's law)对信息垄断的意义 |
第二节 信息垄断的产品基础:信息产品的诸多特性 |
一、信息产品的生产具有高固定成本、低边际成本的特征 |
二、信息产品能够对用户产生极强的"锁定"(Lock-in)效应 |
三、信息产品具有极强的"时效性" |
四、信息产品具有"网络效应" |
第三节 信息垄断的法律环境:严密的知识产权法律制度 |
一、美国的知识产权法律制度简介 |
二、美国在全世界率先开启对计算机软件版权保护的先河 |
第四章 信息垄断厂商的市场策略及其与反垄断调查的博弈 |
第一节 信息垄断厂商的法律策略:用"知识产权的大棒"维护垄断 |
一、计算机软件保护肇始之作:盖茨"致计算机爱好者的公开信" |
二、专利权从来都是英特尔克敌制胜的不二法宝 |
三、微软的全球反盗版行动 |
第二节 信息垄断厂商的商业策略:"知识霸权"主宰下的赢家通吃 |
一、"捆绑"(Bundling)策略 |
二、OEM策略 |
三、"歧视性价格"策略 |
四、"标准战争" |
第三节 信息垄断与反垄断调查的博弈:魔道相长的激烈对抗 |
一、美国反垄断法律制度与微软、英特尔遭遇的反垄断调查及诉讼 |
二、欧盟、韩国和中国台湾针对微软、英特尔的反垄断调查和诉讼 |
第五章 信息垄断的内生反对力量、本质及危害 |
第一节 信息垄断的内生反对力量 |
一、"自由软件"运动:信息资本主义时代"赛博空间"里的空想社会主义 |
二、从"自由软件"到"开源软件"的嬗变:自由精神如何不被商业湮灭 |
第二节 "开源软件"对微软垄断的挑战及微软的应对 |
一、"万圣节文档":微软内部机密备忘录 |
二、"开源软件"反抗微软垄断的苦斗及初现的曙光 |
第三节 信息垄断的本质及危害 |
一、信息垄断的本质 |
二、信息垄断的危害 |
第六章 当代资本主义的"重塑"及其新型的两极分化 |
第一节 信息技术范式对当代资本主义的"重塑" |
一、信息技术革命促使技术经济范式向信息技术范式转型 |
二、信息技术范式框架里的当代资本主义新变化:"创造性破坏"的一般描述 |
三、信息资本主义新变化种种:"创造性破坏"的多维、量化展示 |
第二节 信息资本主义新型的两极分化:"数字鸿沟" |
一、"数字鸿沟"及其测量模型 |
二、信息资本主义"数字鸿沟"的种种量化表现 |
三、各国"信息状态"暨"数字鸿沟"的演进比较 |
第七章 信息资本主义与中国特色社会主义 |
第一节 共时态并存中相互借鉴与纠结发展的"两制"关系 |
一、"两制"关系发展的关键历史阶段A-B(1975-1979) |
二、"两制"关系深入、全面且曲折发展的历史阶段B-E(1992-2008) |
第二节 中国特色的信息化发展道路 |
一、中国特色信息化进程的三个阶段 |
二、中国特色的信息化与当代资本主义信息化的综合比较 |
三、信息化进程中的当代资本主义和中国特色社会主义 |
第三节 当代中国应对信息技术革命挑战的方略 |
一、创新型国家与与国家创新体系 |
二、中国特色的主创新道路及国家创新体系 |
结束语 |
一、全文总结 |
二、研究展望 |
致谢 |
参考文献 |
(9)以智变应万变——Intel智能处理器抢鲜导购(论文提纲范文)
一、认识英特尔家族酷睿系列微处理器 |
1. 英特尔酷睿微处理器所占的市场地位 |
2. 智能的酷睿i3/酷睿i5/酷睿i7系列处理器 |
(1) 智能技术 |
(2) 高清显卡技术 |
(3) 睿频加速技术 |
二、根据需求选购适合自己的CPU芯片 |
1. 入门级用户首选酷睿i3 |
2. 商务应用、游戏玩家的最爱——酷睿i5 |
3. 酷睿i7——顶级用户超凡的体验 |
4. 推荐即将上市的部分智能酷睿系列产品 |
(10)恶意软件行为分析及变种检测技术研究(论文提纲范文)
摘要 |
ABSTRACT |
1 绪论 |
1.1 研究意义 |
1.2 相关研究背景和现状 |
1.3 研究内容 |
1.4 论文结构 |
2 恶意软件相关研究背景和发展方向 |
2.1 恶意软件介绍 |
2.1.1 恶意软件定义 |
2.1.2 恶意软件种类 |
2.2 恶意软件检测流程 |
2.2.1 恶意软件检测问题定义 |
2.2.2 恶意软件检测过程 |
2.3 恶意软件行为分析 |
2.3.1 恶意软件程序信息获取 |
2.3.2 恶意软件程序建模 |
2.4 恶意检测 |
2.4.1 恶意检测的目标 |
2.4.2 恶意检测的方法 |
2.5 恶意软件变种检测 |
2.5.1 恶意软件变种分类 |
2.5.2 恶意软件变种检测及意义 |
2.6 其他问题及其和恶意软件变种检测的关系 |
2.6.1 入侵检测 |
2.6.2 逆向工程 |
2.6.3 软件相似度 |
2.6.4 恶意软件分类聚类问题和命名问题 |
2.6.5 恶意软件进化史问题 |
2.6.6 生物基因学 |
3 动态行为分析系统完整性需求 |
3.1 程序执行过程形式化 |
3.2 操作系统完整性 |
3.3 目标程序的执行环境 |
3.4 空间完整性 |
3.5 目标程序权限和分析系统权限的关系 |
3.6 系统抽象度 |
3.7 可移植性 |
4 基于Intel VT 的动态行为分析系统 |
4.1 基于软件虚拟化的行为分析系统及其缺点 |
4.2 Intel VT 技术简介 |
4.3 Xen 简介 |
4.4 基于Intel VT 的行为分析系统及各模块分析 |
4.4.1 主控制器 |
4.4.2 进程辨识器 |
4.4.3 页错误处理器 |
4.4.4 通信模块 |
4.4.5 系统调用存储器 |
4.4.6 最大模式挖掘器 |
4.5 完整性需求分析 |
4.5.1 操作系统完整性 |
4.5.2 目标程序执行环境 |
4.5.3 空间完整性 |
4.5.4 目标程序权限和分析系统权限 |
4.5.5 系统抽象度 |
4.5.6 可移植性 |
5 最大模式挖掘算法及行为分析系统实验 |
5.1 通过动态信息刻画恶意软件行为 |
5.2 最大模式挖掘算法 |
5.3 基于Intel VT 的动态行为分析系统实验 |
5.3.1 行为分析系统有效性 |
5.3.2 行为分析系统检测率 |
6 基于Intel VT 动态行为分析的恶意软件相似度计算 |
6.1 基于系统调用序列排列的恶意软件相似度计算 |
6.2 基于最大模式序列排列的相似度计算 |
6.3 基于最大模式集合覆盖率的相似度计算 |
7 恶意软件变种检测及实验 |
7.1 变种检测方法与实验评判标准 |
7.2 实验数据集和预处理 |
7.3 基于系统调用序列排列的变种检测 |
7.3.1 训练阶段 |
7.3.2 测试阶段 |
7.3.3 实验结果及参数分析 |
7.4 基于最大模式序列排列的变种检测 |
7.4.1 训练阶段 |
7.4.2 测试阶段 |
7.4.3 实验结果及参数分析 |
7.5 基于最大模式覆盖率的变种检测 |
7.5.1 训练阶段 |
7.5.2 测试阶段 |
7.5.3 实验结果及参数分析 |
7.6 基于Intel VT 动态行为分析的变种检测方法对比及分析 |
7.6.1 TPR& FPR 曲线对比及分析 |
7.6.2 ROC 曲线和AUC 对比及分析 |
7.6.3 检测方法比较结论 |
8 总结和展望 |
致谢 |
参考文献 |
附录 |
四、Intel CPU家族发展史(论文参考文献)
- [1]基于图像预处理的扩展指令的研究与实现[D]. 汤建灵. 湖南大学, 2020(07)
- [2]基于FPGA和GPU的光纤光栅传感高速解调系统研究[D]. 朱鹏. 武汉理工大学, 2020(08)
- [3]酷睿i9降临 回忆那些年辉煌过的“i7”[J]. 李波. 计算机与网络, 2017(12)
- [4]GPU多通道虚拟化方法及公平调度策略研究[D]. 何小飞. 湖南大学, 2017(07)
- [5]多核CPU上数据库散列连接算法的研究与实现[D]. 王梓. 西安电子科技大学, 2014(03)
- [6]构建分子动力学模拟研究平台分析PGRN与TNFR的分子识别机理[D]. 潘龙强. 山东大学, 2012(02)
- [7]一种PC架构32位SOC系统结构的研究与设计[D]. 秦泰. 中国舰船研究院, 2011(01)
- [8]信息垄断:信息技术革命视阈里的当代资本主义新变化[D]. 鄢显俊. 云南大学, 2010(08)
- [9]以智变应万变——Intel智能处理器抢鲜导购[J]. PCTMG zoh. 电脑爱好者(普及版), 2010(05)
- [10]恶意软件行为分析及变种检测技术研究[D]. 李剑. 杭州电子科技大学, 2009(03)